Элемент «Буфер»
Представьте, что вы сидите в своей комнате, а ваш друг — на кухне. Вы кричите ему: «Друг, скажи, в коридоре горит свет?». Друг отвечает: «Да, горит!» или «Нет, не горит». Ваш друг — буфер между источником сигнала (лампочкой в коридоре) и приемником (вами). Более того, ваш друг — не какой-нибудь там обычный буфер, а буфер управляемый. Он был бы обычным буфером, если бы постоянно кричал: «Лампочка светится» или «Лампочка не светится».
Представьте, что вы сидите в своей комнате, а ваш друг — на кухне. Вы кричите ему: «Друг, скажи, в коридоре горит свет?». Друг отвечает: «Да, горит!» или «Нет, не горит». Ваш друг — буфер между источником сигнала (лампочкой в коридоре) и приемником (вами). Более того, ваш друг — не какой-нибудь там обычный буфер, а буфер управляемый. Он был бы обычным буфером, если бы постоянно кричал: «Лампочка светится» или «Лампочка не светится».
Элемент «Не» — NOT
А теперь представьте, что ваш друг — шутник, который всегда говорит неправду. И если лампочка в коридоре светится, то он скажет вам «Нет, в коридоре совсем-совсем темно», а если не светится — то «Да, в коридоре свет горит». Если у вас есть такой друг на самом деле, значит, он воплощение элемента «Не».
А теперь представьте, что ваш друг — шутник, который всегда говорит неправду. И если лампочка в коридоре светится, то он скажет вам «Нет, в коридоре совсем-совсем темно», а если не светится — то «Да, в коридоре свет горит». Если у вас есть такой друг на самом деле, значит, он воплощение элемента «Не».
лемент «Или» — OR
Для объяснения сути элемента «Или» одной лампочки и одного друга, к сожалению, не хватит. Нужно две лампочки. Итак, у вас в коридоре две лампочки — торшер, к примеру, и люстра. Вы кричите: «Друг, скажи, хотя бы одна лампочка в коридоре светит?», и ваш друг отвечает «Да» или «Нет». Очевидно, что для ответа «Нет» все лампочки обязательно должны быть выключены.
Для объяснения сути элемента «Или» одной лампочки и одного друга, к сожалению, не хватит. Нужно две лампочки. Итак, у вас в коридоре две лампочки — торшер, к примеру, и люстра. Вы кричите: «Друг, скажи, хотя бы одна лампочка в коридоре светит?», и ваш друг отвечает «Да» или «Нет». Очевидно, что для ответа «Нет» все лампочки обязательно должны быть выключены.
зарепортил за цп
Элемент «И» — AND
Та же самая квартира, вы, друг на кухне, торшер и люстра в коридоре. На ваш вопрос «В коридоре обе лампочки горят?» вы получаете ответ «Да» или «Нет». Поздравляю, теперь ваш друг — это элемент «И».
Та же самая квартира, вы, друг на кухне, торшер и люстра в коридоре. На ваш вопрос «В коридоре обе лампочки горят?» вы получаете ответ «Да» или «Нет». Поздравляю, теперь ваш друг — это элемент «И».
Офигенный тред. Оп, продолжай
Элемент «Исключающее Или» — XOR
Повторим еще раз эксперимент для элемента «Или», но переформулируем свой вопрос к другу: «Друг, скажи, в коридоре только одна лампочка светит?». Честный друг ответит на такой вопрос «Да» только в том случае, если в коридоре действительно горит только одна лампочка.
Повторим еще раз эксперимент для элемента «Или», но переформулируем свой вопрос к другу: «Друг, скажи, в коридоре только одна лампочка светит?». Честный друг ответит на такой вопрос «Да» только в том случае, если в коридоре действительно горит только одна лампочка.
Сумматоры
Четвертьсумматор
Четвертьсумматором называют элемент «Исключающее Или». Почему? Давайте разберемся.
Составим таблицу сложения для двух чисел в двоичной системе счисления:
0+0= 0
0+1= 1
1+0= 1
1+1= 10
Теперь запишем таблицу истинности элемента «Исключающее Или». Для этого обозначим светящуюся лампочку за 1, потухшую — за 0, и ответы друга «Да»/«Нет» как 1 и 0 соответственно.
0 XOR 0 = 0
0 XOR 1 = 1
1 XOR 0 = 1
1 XOR 1 = 0
Очень похоже, не так ли? Таблица сложения и таблица истинности «Исключающего Или» совпадают полностью, кроме одного-единственного случая. И этот случай называется «Переполнение».
Четвертьсумматор
Четвертьсумматором называют элемент «Исключающее Или». Почему? Давайте разберемся.
Составим таблицу сложения для двух чисел в двоичной системе счисления:
0+0= 0
0+1= 1
1+0= 1
1+1= 10
Теперь запишем таблицу истинности элемента «Исключающее Или». Для этого обозначим светящуюся лампочку за 1, потухшую — за 0, и ответы друга «Да»/«Нет» как 1 и 0 соответственно.
0 XOR 0 = 0
0 XOR 1 = 1
1 XOR 0 = 1
1 XOR 1 = 0
Очень похоже, не так ли? Таблица сложения и таблица истинности «Исключающего Или» совпадают полностью, кроме одного-единственного случая. И этот случай называется «Переполнение».
Полусумматор
При переполнении результат сложения уже не помещается в столько же разрядов, во сколько помещались слагаемые. Слагаемые — два однозначных числа (одна значащая цифра, понимаете?), а сумма — уже двузначное (две значащих цифры). Две цифры одной лампочкой («Светится»/«Не светится») уже не передать. Нужно две лампочки. Нужно — сделаем!
Кроме XOR, для сумматора нам потребуется элемент «И» (AND).
0 XOR 0 = 0 0 AND 0 = 0
0 XOR 1 = 1 0 AND 1 = 0
1 XOR 0 = 1 1 AND 0 = 0
1 XOR 1 = 0 1 AND 1 = 1
Тадам!
0+0= 00
0+1= 01
1+0= 01
1+1= 10
Наша вундервафля полусумматор работает. Его можно считать простейшим специализированным процессором, который складывает два числа. Полусумматор называется полусумматором потому, что с его помощью нельзя учитывать перенос (результат работы другого сумматора), то есть нельзя складывать три однозначных двоичных числа. В связи с этим из нескольких одноразрядных полусумматоров нельзя сделать один многоразрядный.
Я не буду вдаваться в подробности работы полных и многоразрядных сумматоров, просто надеюсь, что основную идею вы уловили.
При переполнении результат сложения уже не помещается в столько же разрядов, во сколько помещались слагаемые. Слагаемые — два однозначных числа (одна значащая цифра, понимаете?), а сумма — уже двузначное (две значащих цифры). Две цифры одной лампочкой («Светится»/«Не светится») уже не передать. Нужно две лампочки. Нужно — сделаем!
Кроме XOR, для сумматора нам потребуется элемент «И» (AND).
0 XOR 0 = 0 0 AND 0 = 0
0 XOR 1 = 1 0 AND 1 = 0
1 XOR 0 = 1 1 AND 0 = 0
1 XOR 1 = 0 1 AND 1 = 1
Тадам!
0+0= 00
0+1= 01
1+0= 01
1+1= 10
Наша вундервафля полусумматор работает. Его можно считать простейшим специализированным процессором, который складывает два числа. Полусумматор называется полусумматором потому, что с его помощью нельзя учитывать перенос (результат работы другого сумматора), то есть нельзя складывать три однозначных двоичных числа. В связи с этим из нескольких одноразрядных полусумматоров нельзя сделать один многоразрядный.
Я не буду вдаваться в подробности работы полных и многоразрядных сумматоров, просто надеюсь, что основную идею вы уловили.
Ты мудак.
Ты еще в школе, что ли, учишься?
Про уровни напряжения не слышал?
Про троичную логику не слышал?
Иди на хуй с моих двачей!
Мультиплексор
Предлагаю снова включить воображение. Итак, представьте. Вы живете в частном одноквартирном доме, возле двери этого дома стоит ваш почтовый ящик. Выходя на прогулку, вы замечаете странного почтальона, который стоит возле этого самого почтового ящика. И вот что он делает: достает кучу писем из сумки, читает номер на почтовом ящике, и в зависимости от номера на ящике бросает в него то или иное письмо. Почтальон работает мультиплексором. Он определенным образом (номер на конверте) определяет, какой отправить сигнал (письмо) по сигнальной линии (почтовый ящик).
Мультплексоры состоят обычно только из сочетаний элементов «И», «Или» и «Не». У одноразрядного мультиплексора один вход называется «выбор адреса», два входа с общим названием «входной сигнал» и один выход, который так и называется: «выходной сигнал».
Когда на «выбор адреса» подается 0, то «выходной сигнал» становится таким же, как первый «входной сигнал». Соответственно, когда на «выбор» подается 1, то «выходной сигнал» становится равным второму «входному сигналу».
Предлагаю снова включить воображение. Итак, представьте. Вы живете в частном одноквартирном доме, возле двери этого дома стоит ваш почтовый ящик. Выходя на прогулку, вы замечаете странного почтальона, который стоит возле этого самого почтового ящика. И вот что он делает: достает кучу писем из сумки, читает номер на почтовом ящике, и в зависимости от номера на ящике бросает в него то или иное письмо. Почтальон работает мультиплексором. Он определенным образом (номер на конверте) определяет, какой отправить сигнал (письмо) по сигнальной линии (почтовый ящик).
Мультплексоры состоят обычно только из сочетаний элементов «И», «Или» и «Не». У одноразрядного мультиплексора один вход называется «выбор адреса», два входа с общим названием «входной сигнал» и один выход, который так и называется: «выходной сигнал».
Когда на «выбор адреса» подается 0, то «выходной сигнал» становится таким же, как первый «входной сигнал». Соответственно, когда на «выбор» подается 1, то «выходной сигнал» становится равным второму «входному сигналу».
Демультиплексор
А вот эта штучка работает с точностью до наоборот. На «выбор адреса» даем адрес, на «вход данных» даем данные, на выходе с номером «адрес» имеем данные со входа.
А вот эта штучка работает с точностью до наоборот. На «выбор адреса» даем адрес, на «вход данных» даем данные, на выходе с номером «адрес» имеем данные со входа.
Бабич, ты?
> друг
> Друг
> Друг
> друг
> друг
> друг
> друг
> друга
> Друг
> друг
> друг
> другу
> Друг
> друг
Съеби с такими аналогиями. Тут все хикки-затворники без друзей
> Друг
> Друг
> друг
> друг
> друг
> друг
> друга
> Друг
> друг
> друг
> другу
> Друг
> друг
Съеби с такими аналогиями. Тут все хикки-затворники без друзей
DHCP
Вы проснулись после дикой пьянки. Первые ваши слова "кто я?" и "где я?".
Сосед, который не запивал водку пивом, вам сообщает все ваши параметры: кто вы и где. Этот сосед выступает в роли DHCP-сервера. Учтите, что в сети могут быть так называемые "ложные DHCP-сервера", например жена - на ваш вопрос "кто я?" она выдаст неверную информацию: "алкоголик ты проклятый". Так что не всегда динамическая выдача параметров безопасна, рекомендуется записывать свои параметры (как зовут, ваш адрес и т.д.) на бумажке.
Маршрут по умолчанию
Подойтите к прохожему и спросите "не подскажите ли вы как пройти к моргу имени Невмировича-Данченко?". С большой долей вероятности вас пошлют нах#й.
Так вот это и есть маршрут по умолчанию, другими словами если адрес назначения не известен, то пакеты посылаются на маршрут по умолчанию (синонимы: шлюз по умолчанию, dafault gateway).
Понятие TTL
Представьте себе, что вам 5 лет и вы хотите кушать. Вы идете к папе и говорите:
"Папа, я хочу кушать". Ваш папа смотрит телевизор, согласно таблице маршрутизации о посылает вас к маме. Вы идете к ней и просите "Мамааа, я хочу кушать". Мама болтает с подругой по телефону и согласно своей таблице маршрутизации посылает вас к папе. И так вы ходите как дурак от папы к маме и обратно, туда-сюда, туда-сюда, а все потому что криворукие админы (родители папы и мамы) неправильно настроили таблицу маршрутизации. Чтобы защититься от таких ситуаций придумали понятие TTL
(Time To Live), что применительно к нашей ситуации означает количество терпения у мальчика, пока он не скажет "заебало" и не упадет перед ногами мамы или папы в беспомощном состоянии. Последний, по правилам (стандарты - это "так заведено в семье"), обязан послать короткий нелестный отзыв адрес того, кто послал мальчика кушать. Это так называемый icmp-пакет "мальчик издох"
Ping
Вы конечно бывали в ситуации "сам дурак". Вы кричите "Петя ты, еблан", а в ответ слышите "Вася, сам еблан". Это простеший пинг. Вы только что пропинговали Васю.
Не все отвечают на пинги, особо культурные, например Microsoft.com не утруждают себя реагированием на ваши запросы. С такими переругиваться бесполезно, мы знаем, что они слышат и злятся, но реакции добиться не можем. Тем не менее, пинг - неплохой способ узнать жив ли хост, ведь пиная труп ногами не добьешься реакции "сам дурак"
Traceroute
Представь себе, что ты живешь на 9м этаже и хочешь узнать всех жильцов которые живут от тебя до Клавки с 3го. Ты берешь взрывпакет и, исходя из формулы свободного падения, рассчитываешь время взрыва пакета над 8м этажом. Это TTL=1.
После того как пакет ибанет - выглянет озверевшая рожа соседа с 8го этажа. Время реакции зависит от загруженности сервера, т.е. от занятости соседа и от шейпов, т.е. в воздухе ли ваша система или ты живешь на планете, где атмосфера жидкий азот. Так вот,
если вообще не дождешься ответа - твой сосед глухой - у него запрещены icmp ответы, либо он запретил их только для тебя если его уже подзаебали твои финты и он научился тебя игнорировать. Дальше выставляешь TTL=2 и т.д. Не забывай, что если Клавка живет выше тебя - это No route to host Sad.
Вы проснулись после дикой пьянки. Первые ваши слова "кто я?" и "где я?".
Сосед, который не запивал водку пивом, вам сообщает все ваши параметры: кто вы и где. Этот сосед выступает в роли DHCP-сервера. Учтите, что в сети могут быть так называемые "ложные DHCP-сервера", например жена - на ваш вопрос "кто я?" она выдаст неверную информацию: "алкоголик ты проклятый". Так что не всегда динамическая выдача параметров безопасна, рекомендуется записывать свои параметры (как зовут, ваш адрес и т.д.) на бумажке.
Маршрут по умолчанию
Подойтите к прохожему и спросите "не подскажите ли вы как пройти к моргу имени Невмировича-Данченко?". С большой долей вероятности вас пошлют нах#й.
Так вот это и есть маршрут по умолчанию, другими словами если адрес назначения не известен, то пакеты посылаются на маршрут по умолчанию (синонимы: шлюз по умолчанию, dafault gateway).
Понятие TTL
Представьте себе, что вам 5 лет и вы хотите кушать. Вы идете к папе и говорите:
"Папа, я хочу кушать". Ваш папа смотрит телевизор, согласно таблице маршрутизации о посылает вас к маме. Вы идете к ней и просите "Мамааа, я хочу кушать". Мама болтает с подругой по телефону и согласно своей таблице маршрутизации посылает вас к папе. И так вы ходите как дурак от папы к маме и обратно, туда-сюда, туда-сюда, а все потому что криворукие админы (родители папы и мамы) неправильно настроили таблицу маршрутизации. Чтобы защититься от таких ситуаций придумали понятие TTL
(Time To Live), что применительно к нашей ситуации означает количество терпения у мальчика, пока он не скажет "заебало" и не упадет перед ногами мамы или папы в беспомощном состоянии. Последний, по правилам (стандарты - это "так заведено в семье"), обязан послать короткий нелестный отзыв адрес того, кто послал мальчика кушать. Это так называемый icmp-пакет "мальчик издох"
Ping
Вы конечно бывали в ситуации "сам дурак". Вы кричите "Петя ты, еблан", а в ответ слышите "Вася, сам еблан". Это простеший пинг. Вы только что пропинговали Васю.
Не все отвечают на пинги, особо культурные, например Microsoft.com не утруждают себя реагированием на ваши запросы. С такими переругиваться бесполезно, мы знаем, что они слышат и злятся, но реакции добиться не можем. Тем не менее, пинг - неплохой способ узнать жив ли хост, ведь пиная труп ногами не добьешься реакции "сам дурак"
Traceroute
Представь себе, что ты живешь на 9м этаже и хочешь узнать всех жильцов которые живут от тебя до Клавки с 3го. Ты берешь взрывпакет и, исходя из формулы свободного падения, рассчитываешь время взрыва пакета над 8м этажом. Это TTL=1.
После того как пакет ибанет - выглянет озверевшая рожа соседа с 8го этажа. Время реакции зависит от загруженности сервера, т.е. от занятости соседа и от шейпов, т.е. в воздухе ли ваша система или ты живешь на планете, где атмосфера жидкий азот. Так вот,
если вообще не дождешься ответа - твой сосед глухой - у него запрещены icmp ответы, либо он запретил их только для тебя если его уже подзаебали твои финты и он научился тебя игнорировать. Дальше выставляешь TTL=2 и т.д. Не забывай, что если Клавка живет выше тебя - это No route to host Sad.
Анон, где почитать про нестандартные решения без бинарной логики. Сам ничего толкового не нагуглил, а сейчас заинтересовался этим, но все линки проебал.
Счетчик
Для понимания работы счетчика вам опять понадобится ваш друг. Позовите его из кухни (надеюсь, он не сильно там скучал, и, главное, не съел всю вашу еду), и попросите делать вот что: пусть он запомнит число 0. Каждый раз, когда вы будете прикасаться к нему, он должен прибавить единицу к тому числу, которое помнит, сказать результат и запомнить его. Когда результат будет равен (допустим) 3, он должен выкрикнуть «Абракадабра!» и отвечать при следующем прикосновении, что сейчас он помнит число 0. Немного сложно? Смотрите:
Вы прикасаетесь к другу. Друг говорит «Один».
Вы прикасаетесь к другу. Друг говорит «Два».
Вы прикасаетесь к другу. Друг говорит «Три». Друг выкрикивает «Абракадабра!». Критическая атака! Вы временно парализованы и не можете двигаться.
Вы прикасаетесь к другу. Друг говорит «Ноль».
Ну, и так далее. Очень просто, верно?
Вы, конечно, поняли, что ваш друг сейчас — это счетчик. Прикосновение к другу можно считать «тактирующим сигналом» или, попросту говоря, сигналом продолжения счета. Крик «Абракадабра» показывает, что запомненное значение в счетчике — максимальное, и что при следующем тактирующем сигнале счетчик будет установлен в ноль. Есть два отличия двоичного счетчика от вашего друга. Первое: настоящий двоичный счетчик выдает запомненное значение в двоичном виде. Второе: он всегда делает только то, что вы ему говорите, и никогда не опускается до дурацких шуточек, способных нарушить работу всей процессорной системы.
Для понимания работы счетчика вам опять понадобится ваш друг. Позовите его из кухни (надеюсь, он не сильно там скучал, и, главное, не съел всю вашу еду), и попросите делать вот что: пусть он запомнит число 0. Каждый раз, когда вы будете прикасаться к нему, он должен прибавить единицу к тому числу, которое помнит, сказать результат и запомнить его. Когда результат будет равен (допустим) 3, он должен выкрикнуть «Абракадабра!» и отвечать при следующем прикосновении, что сейчас он помнит число 0. Немного сложно? Смотрите:
Вы прикасаетесь к другу. Друг говорит «Один».
Вы прикасаетесь к другу. Друг говорит «Два».
Вы прикасаетесь к другу. Друг говорит «Три». Друг выкрикивает «Абракадабра!». Критическая атака! Вы временно парализованы и не можете двигаться.
Вы прикасаетесь к другу. Друг говорит «Ноль».
Ну, и так далее. Очень просто, верно?
Вы, конечно, поняли, что ваш друг сейчас — это счетчик. Прикосновение к другу можно считать «тактирующим сигналом» или, попросту говоря, сигналом продолжения счета. Крик «Абракадабра» показывает, что запомненное значение в счетчике — максимальное, и что при следующем тактирующем сигнале счетчик будет установлен в ноль. Есть два отличия двоичного счетчика от вашего друга. Первое: настоящий двоичный счетчик выдает запомненное значение в двоичном виде. Второе: он всегда делает только то, что вы ему говорите, и никогда не опускается до дурацких шуточек, способных нарушить работу всей процессорной системы.
Память
Триггер
Давайте продолжим издеваться над вашим несчастным (возможно, даже воображаемым) другом. Пусть теперь он запомнит число ноль. Когда вы касаетесь его левой руки, он должен запоминать число ноль, а когда правой — число один. При вопросе «Какое число ты помнишь?» друг должен всегда отвечать то число, которое запоминал — ноль или один.
Простейшей запоминающей ячейкой является RS-триггер («триггер» значит «переключатель»). RS-триггер может хранить в себе один бит данных («ноль»/«один»), и имеет два входа. Вход Set/Установка (совсем как левая рука вашего друга) записывает в триггер «один», а вход Reset/Сброс (соответственно, правая рука) — «ноль».
Триггер
Давайте продолжим издеваться над вашим несчастным (возможно, даже воображаемым) другом. Пусть теперь он запомнит число ноль. Когда вы касаетесь его левой руки, он должен запоминать число ноль, а когда правой — число один. При вопросе «Какое число ты помнишь?» друг должен всегда отвечать то число, которое запоминал — ноль или один.
Простейшей запоминающей ячейкой является RS-триггер («триггер» значит «переключатель»). RS-триггер может хранить в себе один бит данных («ноль»/«один»), и имеет два входа. Вход Set/Установка (совсем как левая рука вашего друга) записывает в триггер «один», а вход Reset/Сброс (соответственно, правая рука) — «ноль».
Где ЦП то? Одна непонятная хрень
Регистр
Немного сложнее устроен регистр. Ваш друг превращается в регистр тогда, когда вы просите его что-нибудь запомнить, а потом говорите «Эй, напомни мне, что я говорил тебе запомнить?», и друг правильно отвечает.
Регистр обычно может хранить в себе чуть больше, чем один бит. У него обязательно есть вход данных, выход данных и вход разрешения записи. С выхода данных вы в любой момент можете прочитать то, что в этом регистре записано. На вход данных вы можете подавать те данные, которые хотите в этот регистр записать. Можете подавать данные до тех пор, пока не надоест. В регистр все равно ничего не запишется до тех пор, пока на вход разрешения записи не подать один, то есть «логическую единицу».
Немного сложнее устроен регистр. Ваш друг превращается в регистр тогда, когда вы просите его что-нибудь запомнить, а потом говорите «Эй, напомни мне, что я говорил тебе запомнить?», и друг правильно отвечает.
Регистр обычно может хранить в себе чуть больше, чем один бит. У него обязательно есть вход данных, выход данных и вход разрешения записи. С выхода данных вы в любой момент можете прочитать то, что в этом регистре записано. На вход данных вы можете подавать те данные, которые хотите в этот регистр записать. Можете подавать данные до тех пор, пока не надоест. В регистр все равно ничего не запишется до тех пор, пока на вход разрешения записи не подать один, то есть «логическую единицу».
Вы когда-нибудь стояли в очередях? Наверняка стояли. Значит, вы представляете, каково быть данными в сдвиговом регистре. Люди приходят и становятся в конец очереди. Первый человек в очереди заходит в кабинет к большой шишке. Тот, кто был вторым в очереди, становится первым, а тот, кто был третьим — теперь второй, и так далее. Очередь — это такой хитрый сдвиговый регистр, из которого «данные» (ну, то есть люди) могут убегать по делам, предварительно предупредив соседей по очереди. В настоящем сдвиговом регистре, разумеется, «данные» из очереди сбегать не могут.
Итак, у сдвигового регистра есть вход данных (через него данные попадают в «очередь») и выход данных (из которого можно прочитать самую первую запись в «очереди»). Еще у сдвигового регистра есть вход «сдвинуть регистр». Как только на этот вход приходит «логическая единица», вся очередь сдвигается.
Есть одно важное различие между очередью и сдвиговым регистром. Если сдвиговый регистр расчитан на четыре записи (например, на четыре байта), то первая в очереди запись дойдет до выхода из регистра только после четырех сигналов на вход «сдвинуть регистр».
Итак, у сдвигового регистра есть вход данных (через него данные попадают в «очередь») и выход данных (из которого можно прочитать самую первую запись в «очереди»). Еще у сдвигового регистра есть вход «сдвинуть регистр». Как только на этот вход приходит «логическая единица», вся очередь сдвигается.
Есть одно важное различие между очередью и сдвиговым регистром. Если сдвиговый регистр расчитан на четыре записи (например, на четыре байта), то первая в очереди запись дойдет до выхода из регистра только после четырех сигналов на вход «сдвинуть регистр».
Годный тред! Оп, можешь подсказать годные ресурсы для изучения полупроводников и процессоров?
Нихуя себе какой полезный тред. Я за 5 лет в ВУЗе меньше узнал
Оперативная память
Если много-много триггеров объединить в регистры, а много-много регистров объединить в одной микросхеме, то получится микросхема оперативной памяти. У микросхемы памяти обычно есть вход адреса, двунаправленный вход данных (то есть в этот вход можно записывать, и с него же можно считывать) и вход разрешения записи. На вход адреса подаем какое-нибудь число, и это число выберет определенную ячейку памяти. После этого на входе/выходе данных мы можем прочитать то, что записано в эту самую ячейку.
Если много-много триггеров объединить в регистры, а много-много регистров объединить в одной микросхеме, то получится микросхема оперативной памяти. У микросхемы памяти обычно есть вход адреса, двунаправленный вход данных (то есть в этот вход можно записывать, и с него же можно считывать) и вход разрешения записи. На вход адреса подаем какое-нибудь число, и это число выберет определенную ячейку памяти. После этого на входе/выходе данных мы можем прочитать то, что записано в эту самую ячейку.
Не поняла
>используется в компьютерах потому, что числа в ней легко кодировать напряжением: есть напряжение — значит, единица
Ты дебил не знающий истории, это не соответствует действительности
тысячи их
каких тригерах ублюдок. первая память была зарядовая "на кольцах"
/ra
Мультиплексор - когда на «выбор адреса» подается 0, то «выходной сигнал» становится таким же, как первый «входной сигнал». Соответственно, когда на «выбор» подается 1, то «выходной сигнал» становится равным второму «входному сигналу».
демультиплексор наоборот, дает данные с адреса
Хорошая студия
Оп ни чего про это не знает... это всё пасты с тухлых форумов от неучей
>Мультиплексор - когда на «выбор адреса» подается 0, то «выходной сигнал» становится таким же, как первый «входной сигнал». Соответственно, когда на «выбор» подается 1, то «выходной сигнал» становится равным второму «входному сигналу».
тупорылый овцееб если бы ты понимал что это то и смог бы обьяснить
> возможно, даже воображаемым
Процессоры иногда делят на CISC — те, которые умеют выполнять много разных команд, и RISC — те, которые умеют выполнять мало команд, но выполняют их хорошо. Существует целый класс однокомандных процессоров — OISC, чаще всего они используют команду Subleq (вычесть, и если меньше или равно нулю, то перейти) или Subeq (вычесть, и если равно нулю, то перейти).
Пример простейшего процессора на BitBitJump.
Подробное описание BitBitJump и ассемблер для этого языка можно найти на сайте разработчика. Для описания алгоритма работы процессора достаточно знать следующее:
1. При включении процессора в регистрах PC, A и B записаны 0
2. Считываем ячейку памяти с адресом PC и сохраняем прочитанное в регистр A
3. Увеличиваем PC
4. Считываем ячейку памяти с адресом PC и сохраняем прочитанное в регистр B
5. Увеличиваем PC
6. Записываем в ячейку с адресом, записанным в регистре B, содержимое бита с адресом А.
7. Считываем ячейку памяти с адресом PC и сохраняем прочитанное в регистр B
8. Записываем в регистр PC содержимое регистра B
9. Переходим к пункту 2 нашего плана
10. PROFIT!!!
К сожалению, алгоритм бесконечный, и потому PROFIT достигнут не будет.
Пример простейшего процессора на BitBitJump.
Подробное описание BitBitJump и ассемблер для этого языка можно найти на сайте разработчика. Для описания алгоритма работы процессора достаточно знать следующее:
1. При включении процессора в регистрах PC, A и B записаны 0
2. Считываем ячейку памяти с адресом PC и сохраняем прочитанное в регистр A
3. Увеличиваем PC
4. Считываем ячейку памяти с адресом PC и сохраняем прочитанное в регистр B
5. Увеличиваем PC
6. Записываем в ячейку с адресом, записанным в регистре B, содержимое бита с адресом А.
7. Считываем ячейку памяти с адресом PC и сохраняем прочитанное в регистр B
8. Записываем в регистр PC содержимое регистра B
9. Переходим к пункту 2 нашего плана
10. PROFIT!!!
К сожалению, алгоритм бесконечный, и потому PROFIT достигнут не будет.
е
то есть тебя хуесоса не волнует что одни из входов остаётся не подтянут ни к чему а значит у него состояние Х ? и твоя картинка не будет работать ирл
На архиваtchue тебя залил, а то ща спать хочу. Бамп тебе.
>что одни из входов
ясно
Какой тонкий реквест. Побольше бы таких...
Большинство современных процессоров для персональных компьютеров в общем основаны на той или иной версии циклического процесса последовательной обработки данных, изобретённого Джоном фон Нейманом.
Дж. фон Нейман придумал схему постройки компьютера в 1946 году.
Отличительной особенностью архитектуры фон Неймана является то, что инструкции и данные хранятся в одной и той же памяти.
В различных архитектурах и для различных команд могут потребоваться дополнительные этапы. Например, для арифметических команд могут потребоваться дополнительные обращения к памяти, во время которых производится считывание операндов и запись результатов.
Этапы цикла выполнения:
Процессор выставляет число, хранящееся в регистре счётчика команд, на шину адреса и отдаёт памяти команду чтения.
Выставленное число является для памяти адресом; память, получив адрес и команду чтения, выставляет содержимое, хранящееся по этому адресу, на шину данных и сообщает о готовности.
Процессор получает число с шины данных, интерпретирует его как команду (машинную инструкцию) из своей системы команд и исполняет её.
Если последняя команда не является командой перехода, процессор увеличивает на единицу (в предположении, что длина каждой команды равна единице) число, хранящееся в счётчике команд; в результате там образуется адрес следующей команды.
Данный цикл выполняется неизменно, и именно он называется процессом (откуда и произошло название устройства).
Во время процесса процессор считывает последовательность команд, содержащихся в памяти, и исполняет их. Такая последовательность команд называется программой и представляет алгоритм работы процессора. Очерёдность считывания команд изменяется в случае, если процессор считывает команду перехода, — тогда адрес следующей команды может оказаться другим. Другим примером изменения процесса может служить случай получения команды останова или переключение в режим обработки прерывания.
Команды центрального процессора являются самым нижним уровнем управления компьютером, поэтому выполнение каждой команды неизбежно и безусловно. Не производится никакой проверки на допустимость выполняемых действий, в частности, не проверяется возможная потеря ценных данных. Чтобы компьютер выполнял только допустимые действия, команды должны быть соответствующим образом организованы в виде необходимой программы.
Скорость перехода от одного этапа цикла к другому определяется тактовым генератором. Тактовый генератор вырабатывает импульсы, служащие ритмом для центрального процессора. Частота тактовых импульсов называется тактовой частотой.
Дж. фон Нейман придумал схему постройки компьютера в 1946 году.
Отличительной особенностью архитектуры фон Неймана является то, что инструкции и данные хранятся в одной и той же памяти.
В различных архитектурах и для различных команд могут потребоваться дополнительные этапы. Например, для арифметических команд могут потребоваться дополнительные обращения к памяти, во время которых производится считывание операндов и запись результатов.
Этапы цикла выполнения:
Процессор выставляет число, хранящееся в регистре счётчика команд, на шину адреса и отдаёт памяти команду чтения.
Выставленное число является для памяти адресом; память, получив адрес и команду чтения, выставляет содержимое, хранящееся по этому адресу, на шину данных и сообщает о готовности.
Процессор получает число с шины данных, интерпретирует его как команду (машинную инструкцию) из своей системы команд и исполняет её.
Если последняя команда не является командой перехода, процессор увеличивает на единицу (в предположении, что длина каждой команды равна единице) число, хранящееся в счётчике команд; в результате там образуется адрес следующей команды.
Данный цикл выполняется неизменно, и именно он называется процессом (откуда и произошло название устройства).
Во время процесса процессор считывает последовательность команд, содержащихся в памяти, и исполняет их. Такая последовательность команд называется программой и представляет алгоритм работы процессора. Очерёдность считывания команд изменяется в случае, если процессор считывает команду перехода, — тогда адрес следующей команды может оказаться другим. Другим примером изменения процесса может служить случай получения команды останова или переключение в режим обработки прерывания.
Команды центрального процессора являются самым нижним уровнем управления компьютером, поэтому выполнение каждой команды неизбежно и безусловно. Не производится никакой проверки на допустимость выполняемых действий, в частности, не проверяется возможная потеря ценных данных. Чтобы компьютер выполнял только допустимые действия, команды должны быть соответствующим образом организованы в виде необходимой программы.
Скорость перехода от одного этапа цикла к другому определяется тактовым генератором. Тактовый генератор вырабатывает импульсы, служащие ритмом для центрального процессора. Частота тактовых импульсов называется тактовой частотой.
Двачеры ебанулись настолько, что в треде центрального процессора постят центральный процессор.
если что моя почта [email protected]
Конвейерная архитектура (англ. pipelining) была введена в центральный процессор с целью повышения быстродействия. Обычно для выполнения каждой команды требуется осуществить некоторое количество однотипных операций, например: выборка команды из ОЗУ, дешифровка команды, адресация операнда в ОЗУ, выборка операнда из ОЗУ, выполнение команды, запись результата в ОЗУ. Каждую из этих операций сопоставляют одной ступени конвейера. Например, конвейер микропроцессора с архитектурой MIPS-I содержит четыре стадии:
получение и декодирование инструкции,
адресация и выборка операнда из ОЗУ,
выполнение арифметических операций,
сохранение результата операции.
После освобождения {\displaystyle k} k-й ступени конвейера она сразу приступает к работе над следующей командой. Если предположить, что каждая ступень конвейера тратит единицу времени на свою работу, то выполнение команды на конвейере длиной в {\displaystyle n} n ступеней займёт {\displaystyle n} n единиц времени, однако в самом оптимистичном случае результат выполнения каждой следующей команды будет получаться через каждую единицу времени.
Действительно, при отсутствии конвейера выполнение команды займёт {\displaystyle n} n единиц времени (так как для выполнения команды по-прежнему необходимо выполнять выборку, дешифровку и т. д.), и для исполнения {\displaystyle m} m команд понадобится {\displaystyle n\cdot m} n\cdot m единиц времени; при использовании конвейера (в самом оптимистичном случае) для выполнения {\displaystyle m} m команд понадобится всего лишь {\displaystyle n+m} n+m единиц времени.
Факторы, снижающие эффективность конвейера:
Простой конвейера, когда некоторые ступени не используются (например, адресация и выборка операнда из ОЗУ не нужны, если команда работает с регистрами).
Ожидание: если следующая команда использует результат предыдущей, то последняя не может начать выполняться до выполнения первой (это преодолевается при использовании внеочередного выполнения команд — out-of-order execution).
Очистка конвейера при попадании в него команды перехода (эту проблему удаётся сгладить, используя предсказание переходов).
Некоторые современные процессоры имеют более 30 ступеней в конвейере, что повышает производительность процессора, но, однако, приводит к увеличению длительности простоя (например, в случае ошибки в предсказании условного перехода). Не существует единого мнения по поводу оптимальной длины конвейера: различные программы могут иметь существенно различные требования.
Суперскалярная архитектура
получение и декодирование инструкции,
адресация и выборка операнда из ОЗУ,
выполнение арифметических операций,
сохранение результата операции.
После освобождения {\displaystyle k} k-й ступени конвейера она сразу приступает к работе над следующей командой. Если предположить, что каждая ступень конвейера тратит единицу времени на свою работу, то выполнение команды на конвейере длиной в {\displaystyle n} n ступеней займёт {\displaystyle n} n единиц времени, однако в самом оптимистичном случае результат выполнения каждой следующей команды будет получаться через каждую единицу времени.
Действительно, при отсутствии конвейера выполнение команды займёт {\displaystyle n} n единиц времени (так как для выполнения команды по-прежнему необходимо выполнять выборку, дешифровку и т. д.), и для исполнения {\displaystyle m} m команд понадобится {\displaystyle n\cdot m} n\cdot m единиц времени; при использовании конвейера (в самом оптимистичном случае) для выполнения {\displaystyle m} m команд понадобится всего лишь {\displaystyle n+m} n+m единиц времени.
Факторы, снижающие эффективность конвейера:
Простой конвейера, когда некоторые ступени не используются (например, адресация и выборка операнда из ОЗУ не нужны, если команда работает с регистрами).
Ожидание: если следующая команда использует результат предыдущей, то последняя не может начать выполняться до выполнения первой (это преодолевается при использовании внеочередного выполнения команд — out-of-order execution).
Очистка конвейера при попадании в него команды перехода (эту проблему удаётся сгладить, используя предсказание переходов).
Некоторые современные процессоры имеют более 30 ступеней в конвейере, что повышает производительность процессора, но, однако, приводит к увеличению длительности простоя (например, в случае ошибки в предсказании условного перехода). Не существует единого мнения по поводу оптимальной длины конвейера: различные программы могут иметь существенно различные требования.
Суперскалярная архитектура
Сорян, разметку проебал)
Суперскалярная архитектура
Способность выполнения нескольких машинных инструкций за один такт процессора путём увеличения числа исполнительных устройств. Появление этой технологии привело к существенному увеличению производительности, в то же время существует определенный предел роста числа исполнительных устройств, при превышении которого производительность практически перестает расти, а исполнительные устройства простаивают. Частичным решением этой проблемы является, например, технология Hyper-threading.
Суперскалярная архитектура
Способность выполнения нескольких машинных инструкций за один такт процессора путём увеличения числа исполнительных устройств. Появление этой технологии привело к существенному увеличению производительности, в то же время существует определенный предел роста числа исполнительных устройств, при превышении которого производительность практически перестает расти, а исполнительные устройства простаивают. Частичным решением этой проблемы является, например, технология Hyper-threading.
MIMD (англ. Multiple Instruction stream, Multiple Data stream — Множественный поток Команд, Множественный поток Данных, сокращённо МКМД) — концепция архитектуры компьютера, используемая для достижения параллелизма вычислений. Один из классов вычислительных систем в классификации Флинна.
Машины имеют несколько процессоров, которые функционируют асинхронно и независимо. В любой момент различные процессоры могут выполнять различные команды над различными частями данных. MIMD-архитектуры могут быть использованы в целом ряде областей, таких, как системы автоматизированного проектирования / автоматизированное производство, моделирование, а также коммуникатор связей (communication switches). MIMD-машины могут быть либо с общей памятью, либо с распределяемой памятью. Эта классификация основана на том, как MIMD-процессоры получают доступ к памяти. Этот класс предполагает, что в вычислительной системе есть несколько устройств обработки команд, объединенных в единый комплекс и работающих каждое со своим потоком команд и данных.
Обработка разделена на несколько потоков, каждый с собственным аппаратным состоянием процессора, в рамках единственного определённого программным обеспечением процесса или в пределах множественных процессов. Поскольку система имеет несколько потоков, ожидающих выполнения (системные или пользовательские потоки), эта архитектура эффективно использует аппаратные ресурсы.
В MIMD могут возникнуть проблемы взаимной блокировки и состязания за обладание ресурсами, так как потоки, пытаясь получить доступ к ресурсам, могут столкнуться непредсказуемым способом. MIMD требует специального кодирования в операционной системе компьютера, но не требует изменений в прикладных программах, кроме случаев, когда программы сами используют множественные потоки (MIMD прозрачен для однопоточных программ под управлением большинства операционных систем, если программы сами не отказываются от управления со стороны ОС). И системное, и пользовательское программное обеспечение, возможно, должны использовать программные конструкции, такие, как семафоры, чтобы препятствовать тому, чтобы один поток вмешался в другой, в случае если они содержат ссылку на одни и те же данные. Такое действие увеличивает сложность кода, снижает производительность и значительно увеличивают количество необходимого тестирования, хотя обычно не настолько, чтобы свести на нет преимущества многопроцессорной обработки.
Машины имеют несколько процессоров, которые функционируют асинхронно и независимо. В любой момент различные процессоры могут выполнять различные команды над различными частями данных. MIMD-архитектуры могут быть использованы в целом ряде областей, таких, как системы автоматизированного проектирования / автоматизированное производство, моделирование, а также коммуникатор связей (communication switches). MIMD-машины могут быть либо с общей памятью, либо с распределяемой памятью. Эта классификация основана на том, как MIMD-процессоры получают доступ к памяти. Этот класс предполагает, что в вычислительной системе есть несколько устройств обработки команд, объединенных в единый комплекс и работающих каждое со своим потоком команд и данных.
Обработка разделена на несколько потоков, каждый с собственным аппаратным состоянием процессора, в рамках единственного определённого программным обеспечением процесса или в пределах множественных процессов. Поскольку система имеет несколько потоков, ожидающих выполнения (системные или пользовательские потоки), эта архитектура эффективно использует аппаратные ресурсы.
В MIMD могут возникнуть проблемы взаимной блокировки и состязания за обладание ресурсами, так как потоки, пытаясь получить доступ к ресурсам, могут столкнуться непредсказуемым способом. MIMD требует специального кодирования в операционной системе компьютера, но не требует изменений в прикладных программах, кроме случаев, когда программы сами используют множественные потоки (MIMD прозрачен для однопоточных программ под управлением большинства операционных систем, если программы сами не отказываются от управления со стороны ОС). И системное, и пользовательское программное обеспечение, возможно, должны использовать программные конструкции, такие, как семафоры, чтобы препятствовать тому, чтобы один поток вмешался в другой, в случае если они содержат ссылку на одни и те же данные. Такое действие увеличивает сложность кода, снижает производительность и значительно увеличивают количество необходимого тестирования, хотя обычно не настолько, чтобы свести на нет преимущества многопроцессорной обработки.
> но выполняют их хорошо
Что ты под этим понимаешь?
Вот, допустим, в моём нищеноуте проц на хуй86, а в сяоми на арм, и частота у них одинаковая. И чё?
Это значит большее количество тактов за промежуток времени
А что такое такт?
Первоначально перед разработчиками ставится техническое задание, исходя из которого принимается решение о том, какова будет архитектура будущего процессора, его внутреннее устройство, технология изготовления. Перед различными группами ставится задача разработки соответствующих функциональных блоков процессора, обеспечения их взаимодействия, электромагнитной совместимости. В связи с тем, что процессор фактически является цифровым автоматом, полностью отвечающим принципам булевой алгебры, с помощью специализированного программного обеспечения, работающего на другом компьютере, строится виртуальная модель будущего процессора. На ней проводится тестирование процессора, исполнение элементарных команд, значительных объёмов кода, отрабатывается взаимодействие различных блоков устройства, ведётся оптимизация, ищутся неизбежные при проекте такого уровня ошибки.
После этого из цифровых базовых матричных кристаллов и микросхем, содержащих элементарные функциональные блоки цифровой электроники, строится физическая модель процессора, на которой проверяются электрические и временные характеристики процессора, тестируется архитектура процессора, продолжается исправление найденных ошибок, уточняются вопросы электромагнитной совместимости (например, при практически рядовой тактовой частоте в 1 ГГц отрезки проводника длиной в 7 мм уже работают как излучающие или принимающие антенны).
Затем начинается этап совместной работы инженеров-схемотехников и инженеров-технологов, которые с помощью специализированного программного обеспечения преобразуют электрическую схему, содержащую архитектуру процессора, в топологию кристалла. Современные системы автоматического проектирования позволяют, в общем случае, из электрической схемы напрямую получить пакет трафаретов для создания масок. На этом этапе технологи пытаются реализовать технические решения, заложенные схемотехниками, с учётом имеющейся технологии. Этот этап является одним из самых долгих и сложных в разработке и иногда требует компромиссов со стороны схемотехников по отказу от некоторых архитектурных решений. Следует отметить, что ряд производителей заказных микросхем (foundry) предлагает разработчикам (дизайн-центру или fabless) компромиссное решение, при котором на этапе конструирования процессора используются представленные ими стандартизованные в соответствии с имеющейся технологией библиотеки элементов и блоков (Standard cell). Это вводит ряд ограничений на архитектурные решения, зато этап технологической подгонки фактически сводится к игре в конструктор «Лего». В общем случае, изготовленные по индивидуальным проектам микропроцессоры являются более быстрыми по сравнению с процессорами, созданными на основании имеющихся библиотек.
8-дюймовая кремниевая пластина с несколькими чипами
Основная статья: Технологический процесс в электронной промышленности
Следующим, после этапа проектирования, является создание прототипа кристалла микропроцессора. При изготовлении современных сверхбольших интегральных схем используется метод литографии. При этом на подложку будущего микропроцессора (тонкий круг из монокристаллического кремния либо сапфира) через специальные маски, содержащие прорези, поочерёдно наносятся слои проводников, изоляторов и полупроводников. Соответствующие вещества испаряются в вакууме и осаждаются сквозь отверстия маски на кристалле процессора. Иногда используется травление, когда агрессивная жидкость разъедает не защищённые маской участки кристалла. Одновременно на подложке формируется порядка сотни процессорных кристаллов. В результате появляется сложная многослойная структура, содержащая от сотен тысяч до миллиардов транзисторов. В зависимости от подключения транзистор работает в микросхеме как транзистор, резистор, диод или конденсатор. Создание этих элементов на микросхеме отдельно, в общем случае, невыгодно. После окончания процедуры литографии подложка распиливается на элементарные кристаллы. К сформированным на них контактным площадкам (из золота) припаиваются тонкие золотые проводники, являющиеся переходниками к контактным площадкам корпуса микросхемы. Далее, в общем случае, крепится теплоотвод кристалла и крышка микросхемы.
Затем начинается этап тестирования прототипа процессора, когда проверяется его соответствие заданным характеристикам, ищутся оставшиеся незамеченными ошибки. Только после этого микропроцессор запускается в производство. Но даже во время производства идёт постоянная оптимизация процессора, связанная с совершенствованием технологии, новыми конструкторскими решениями, обнаружением ошибок.
Следует отметить, что параллельно с разработкой универсальных микропроцессоров разрабатываются наборы периферийных схем ЭВМ, которые будут использоваться с микропроцессором и на основе которых создаются материнские платы. Разработка микропроцессорного набора представляет задачу, не менее сложную, чем создание собственно микросхемы микропроцессора.
После этого из цифровых базовых матричных кристаллов и микросхем, содержащих элементарные функциональные блоки цифровой электроники, строится физическая модель процессора, на которой проверяются электрические и временные характеристики процессора, тестируется архитектура процессора, продолжается исправление найденных ошибок, уточняются вопросы электромагнитной совместимости (например, при практически рядовой тактовой частоте в 1 ГГц отрезки проводника длиной в 7 мм уже работают как излучающие или принимающие антенны).
Затем начинается этап совместной работы инженеров-схемотехников и инженеров-технологов, которые с помощью специализированного программного обеспечения преобразуют электрическую схему, содержащую архитектуру процессора, в топологию кристалла. Современные системы автоматического проектирования позволяют, в общем случае, из электрической схемы напрямую получить пакет трафаретов для создания масок. На этом этапе технологи пытаются реализовать технические решения, заложенные схемотехниками, с учётом имеющейся технологии. Этот этап является одним из самых долгих и сложных в разработке и иногда требует компромиссов со стороны схемотехников по отказу от некоторых архитектурных решений. Следует отметить, что ряд производителей заказных микросхем (foundry) предлагает разработчикам (дизайн-центру или fabless) компромиссное решение, при котором на этапе конструирования процессора используются представленные ими стандартизованные в соответствии с имеющейся технологией библиотеки элементов и блоков (Standard cell). Это вводит ряд ограничений на архитектурные решения, зато этап технологической подгонки фактически сводится к игре в конструктор «Лего». В общем случае, изготовленные по индивидуальным проектам микропроцессоры являются более быстрыми по сравнению с процессорами, созданными на основании имеющихся библиотек.
8-дюймовая кремниевая пластина с несколькими чипами
Основная статья: Технологический процесс в электронной промышленности
Следующим, после этапа проектирования, является создание прототипа кристалла микропроцессора. При изготовлении современных сверхбольших интегральных схем используется метод литографии. При этом на подложку будущего микропроцессора (тонкий круг из монокристаллического кремния либо сапфира) через специальные маски, содержащие прорези, поочерёдно наносятся слои проводников, изоляторов и полупроводников. Соответствующие вещества испаряются в вакууме и осаждаются сквозь отверстия маски на кристалле процессора. Иногда используется травление, когда агрессивная жидкость разъедает не защищённые маской участки кристалла. Одновременно на подложке формируется порядка сотни процессорных кристаллов. В результате появляется сложная многослойная структура, содержащая от сотен тысяч до миллиардов транзисторов. В зависимости от подключения транзистор работает в микросхеме как транзистор, резистор, диод или конденсатор. Создание этих элементов на микросхеме отдельно, в общем случае, невыгодно. После окончания процедуры литографии подложка распиливается на элементарные кристаллы. К сформированным на них контактным площадкам (из золота) припаиваются тонкие золотые проводники, являющиеся переходниками к контактным площадкам корпуса микросхемы. Далее, в общем случае, крепится теплоотвод кристалла и крышка микросхемы.
Затем начинается этап тестирования прототипа процессора, когда проверяется его соответствие заданным характеристикам, ищутся оставшиеся незамеченными ошибки. Только после этого микропроцессор запускается в производство. Но даже во время производства идёт постоянная оптимизация процессора, связанная с совершенствованием технологии, новыми конструкторскими решениями, обнаружением ошибок.
Следует отметить, что параллельно с разработкой универсальных микропроцессоров разрабатываются наборы периферийных схем ЭВМ, которые будут использоваться с микропроцессором и на основе которых создаются материнские платы. Разработка микропроцессорного набора представляет задачу, не менее сложную, чем создание собственно микросхемы микропроцессора.
Время за которое может выполнится 1 простейшая операция.
такт - если грубо иобразно прохождение импульсов через процессор, если формально то промежуток между двумя импульсами тактового генератора, который синхронизирует выполнение всех операций процессора.
Юра Панчул, съеби.
то есть промежуток между тем, как тактовый генератор подал напряжение на ЦП и ЦП через схему транзисторов обработал команду
Че пришел то? Съеби сам
а где цп
тут
тред напичкан rarjpg'ами
Сейчас бы постить учебник постранично.
Совсем уже эти ньюфаги со своим вниманиеблядством ебанулись.
Миллениалы - егэшники ебаные.
Рака жопы вам всем.
Совсем уже эти ньюфаги со своим вниманиеблядством ебанулись.
Миллениалы - егэшники ебаные.
Рака жопы вам всем.
Хоть один открыл
Сейчас бы пиздеть не в своем треде
И хули ты мне сделаешь, чушок?
Устройства, входящие в состав процессора На данный момент ЦП представляет собой специальную интегральную микросхему. Устройства, входящие в состав процессора, - это: регистр; кэш-память; шины данных и адресов; АЛУ (арифметико-логическое устройство); математический сопроцессор. Регистр Это блок ячеек памяти, которые образуют сверхбыструю оперативную память внутри ЦП. Он используется им самим и недоступен программистам. Объем памяти составляет всего несколько сотен байт. Регистры ЦП делятся на 2 типа: общего назначения и специальные. Регистры 1-го типа используются, когда выполняются операции логического и арифметического типа или операции таких дополнительных наборов инструкций, как SSE, MMX и пр. В регистрах второго типа содержатся системные данные, требующиеся для работы процессора. К ним относятся регистры управления, системных адресов, отладки и пр. Доступ к ним жестко регламентирован. Кроме того, к таким устройствам относится счетчик команд, содержащий адрес команды, к выполнению которой ЦП приступит на следующем такте работы. Кэш-память Устройства, входящие в состав процессора, достаточно разнообразны. К ним относится и кэш. Он представляет собой сверхоперативную память. Цель ее использования — ускорить работу ПК. Для этого при доступе ЦП в память прежде всего производится проверка, хранятся ли в кэш запрашиваемые данные. С этой целью сравнивают адрес поступившего запроса со значениями всех тегов кэша, где могут храниться эти данные. Совпадения кэш-линии с тегом называется попаданием (cache hit). В обратном же случае фиксируется кэш-промах. Cache hit позволяет процессору незамедлительно произвести чтение либо осуществить запись данных в линии с совпавшим тегом. Мерой эффективности cache для выбранного алгоритма (программы) является отношение числа удавшихся обращений к кэшу к общему количеству запросов процессора к памяти, называемое рейтингом попаданий. Реклама 00 ALU Хотя некоторые устройства, входящие в состав процессора, имеют собственную память, АЛУ представляет собой специальную комбинационную схему без элементов собственной памяти. Ее предназначением является реализация важнейших операций процесса обработки данных: принимает на 2 входа 2 операнда (содержимое 2 регистров и пр.); формирует и выдает на выход результат операции. Она заключается в выполнении набора простых арифметических операций (АО), подразделяемых на 3 основные категории: логические, арифметические и операции над битами. АО — это процедуры обработки данных (вычитание, сложение, умножение или деление), аргументы и результат которых представляют собой числа. Они отличаются от логических операций. Под ними понимаются процедуры, осуществляющие построение сложных высказываний (И, НЕ, ИЛИ). Арифметико-логическое устройство состоит из регистров, элемента управления и сумматора с логическими схемами. Оно функционирует в соответствии с кодами операций, выполняемых над переменными, которые помещаются в регистры. Шины данных и адресов Эти устройства, входящие в состав процессора, представляют собой набор проводников. Первое из них предназначено для передачи адреса ячейки памяти, в которую пересылаются данные. По каждому из них передается 1 бит. Он соответствует 1 цифре в адресе. Увеличение числа проводников, используемых для формирования адреса, дает возможность маркировать большее количество ячеек. Разрядностью шины определяется максимальный объем памяти, который может быть адресуем процессором. Если шину данных сравнить с автострадой и считать ее разрядность с количеством полос движения, тогда шина адреса ассоциируется с нумерацией улиц или домов. Число ее линий равно количеству цифр (знаков) в номере дома. Таким образом, если на конкретной улице номера домов состоят более чем из 2 десятичных цифр, то число расположенных на ней домов не может превышать 100 (т. е. 102). При 3-значных номерах число возможных адресов увеличивается до 103. Шины адреса и данных являются независимыми, и разработчики микросхем сами выбирают их разрядность по своему усмотрению. В то же время чем в шине данных больше разрядов, тем их больше и в шине адреса. Их разрядность — показатель возможностей конкретного процессора. В частности, в шине данных ею определяется способность процессора в вопросе обмена информацией, а разрядность шины адреса указывает на объем памяти, с которым у нее есть возможность работать. Математический сопроцессор Продолжая рассматривать, что входит в состав процессора компьютера, нельзя не сказать несколько слов и об этом устройстве. Оно предназначено для расширения возможностей ЦП и обеспечения его функциональности посредством модуля так называемых операций с плавающей запятой, для процессоров, которые не имеют интегрированного модуля. Математический сопроцессор не относится к числу обязательных элементов ПК, и от него можно отказаться. Раньше многие производители так и поступали, исходя из соображений экономии. Однако при решении задач, требующих выполнения множества математических вычислений (при научных или инженерных расчетах), пришлось решать вопрос о повышении производительности ПК. Если раньше модуль математического сопроцессора устанавливали на материнскую плату в качестве отдельного чипа, то в современных персональных компьютерах использование этого устройства в таком формате не требуется, так как оно изначально встроено в центральный процессор.
Но ведь частота обратно пропорциональна периоду?
И если выполнять простую инструкцию, например ADD, на сферических интеловских и арм процессорах в вакууме, то они и будут занимать один такт, не?
Так почему же мой сяоми будет лучше складывать два регистра, чем нищеноут?
И ещё, почему в мобилках объявленне частоты у процессоров 1-2 ГГц, а в больших десктопах 3-4 ГГц?
Оп - школьник и уебан.
Бамп
Ты правда думаешь, что это школообоссанец что-то знает?
>то они и будут занимать один такт, не
не, такт это время МЕЖДУ импульсами, а не время импулься
Верно ОП, джйотишь-шастра и санкхья-шастра у индусов об этом только и говорят. Более того, каждое число уникально и отвечает за определённую сферу бытия.
ты чиво поехавшие? что это за пиздец? хде цопе?
тут
>время МЕЖДУ импульсами
Пауза?
> ньюфаг незнает что такое цп треды
Ох и хороши же шотики вылизал бы им попки и поиграл с их дырочками.
Ладно, я видимо очень тупой и всё равно не понимаю
Я бы не назвал это паузой, это скорее минимальное время перемещения электронов от ядра к ядру атома, надеюсь ты понял
Давай еще шот!
>Я бы не назвал это паузой
Ну ты сказал, время между импульсами.
Как еще это назвать?
>скорее минимальное время перемещения электронов от ядра к ядру атома
Толстишь или что?
Ниаткрываит winrar чот.
С треда на 155чане. Что-то моча банить не спешит
Здравствуй пермабан
спермабанк
Пофиксил.
Ух чёт моча не спешит особо. Паки набиваете, моча?
Дайте линк на 155чан
Лол, зашел на двач - попал в свое село.
фу блять
Дискриминация пиздец, если бы были лоли, то всё инстантно подчистили бы
>есть напряжение — значит, единица; нет напряжения — значит, ноль
И тут ты соснул хуйца.
Нет. Я хочу чтобы ты понимал. Напряжение это разность потенциалов. Транзистор это радиоэлектронный компонент из полупроводникового материала, обычно с тремя выводами, способный от небольшого входного сигнала управлять значительным током в выходной цепи, что позволяет его использовать для усиления, генерирования, коммутации и преобразования электрических сигналов. Электроны от одного атома переходят к другому, за счет взаимодействия двух, близко расположенных на кристалле, p-n переходов транзистор управляется изменением тока через база-эмиттерный переход, при этом вывод эмиттера всегда является общим для управляющего и выходного токов.
например, в i7 731 млн.транзисторов, которые определяют логику процессора, и в итоге из электронов получается страничка на дваче
Писи мои, вы ахуели чтоле? :3
Ну всё. Помянем.
а можно центральный процессор для гетеров
Какое отношение имеет эта информация к заданному вопросу?
>>177819274
ебанный пидор
ебанный пидор
>>177819274
Шоты нинужны
Шоты нинужны
>>177819274
Мерзкое дерьмо
Мерзкое дерьмо
Ну вот и все, моча в треде.
Интересно, мне кажется ОП педофил и здесь какой то скрытый шифр.
Интересно, мне кажется ОП педофил и здесь какой то скрытый шифр.
Подписался на тред.
Товарищ усатый майор.
Товарищ усатый майор.
пауза слишком широкой понятие. Я конкретизиров это до "время перехода электронов от одного атома к другому"
>Я конкретизиров это до "время перехода электронов от одного атома к другому"
Это я уже читал.
В связи с этим вопрос, ты толстяк или поехавший?
Извращенец, съеби с двачей
>>177819485
фу блять сука заебал, такой контент не только невозможно употреблять, но тебя ещё и банят за него
фу блять сука заебал, такой контент не только невозможно употреблять, но тебя ещё и банят за него
он неуч с пастой из учебника, тут половина паст не соответствует действительности
В Совке кстати придумали троичную систему счисления, но что то пошло не так и не взлетело нихуя.
Всю жизнь живя в селе не мог узнать эту чудесну информацию, на чем основан принцип работы процессора.
Живи долго и счастливо оп.
Спасибо благодаря тебе я стал на дорогу познания
Живи долго и счастливо оп.
Спасибо благодаря тебе я стал на дорогу познания
Двоичная проще реализуема на кристалле
двоичная влетела потому что такие неучи как оп смогли только в нее
а в ссср тритичка переродилась сначала в дтл а потом в 40 вольтовую логику и спокойно отмерла
ты неуч ты знаешь об этом ?
Тактовая частота — частота синхронизирующих импульсов синхронной электронной схемы, то есть количество синхронизирующих тактов, поступающих извне на вход схемы за одну секунду. Обычно термин употребляется применительно к компонентам компьютерных систем. В самом первом приближении тактовая частота характеризует производительность подсистемы (процессора, памяти и пр.), то есть количество выполняемых операций в секунду. Однако системы с одной и той же тактовой частотой могут иметь различную производительность, так как на выполнение одной операции разным системам может требоваться различное количество тактов (обычно от долей такта до десятков тактов), а кроме того, системы, использующие конвейерную и параллельную обработку, могут на одних и тех же тактах выполнять одновременно несколько операций.
сосите оба
всегда ваш, квантовый компьютер
Так почему троичную не стали применять?
тебя наебали, ты себя лохом не чувствуешь ?
731 млн.транзисторов. Что бы понимали.
ничуть
>потому что такие неучи как оп смогли только в нее
А дальше рыночек порешал...
нахожусь в ожидании разъёба биткоина и прочего шифрования
лет 10 осталось
это 686 атлон 4х ядерный на 2.6 гига образца 2005 года
>нет напряжения — значит, ноль
шта
окей
не обращай внимания он неуч
Двоичная логика
Что не так?
где цп?
а в справочном листе на к155ла3 написано что низкий уровень это 1.4 вольта... :(
Цель этого треда была объяснить как от электрона, перемещающегося между атомами, получается страничка двача у тебя на экране. Ты понял анон?
Так здесь же сферический цп в вакууме.
что за эпилепсия блять?
Там всегда есть напряжение, але. И двоичная логика реализуется широтно-импульсной модуляцией, а не отсутствием напряжения в цепи.
Все не так.
а в справочном листе на к172ла1 написано что низкий уровень это -4 вольт а высокий 27 вольт :(
Что за хуйню ты сказал? Ты думаешь, что нет других алгоритмов шифрования?
чтобы подрочить в фап-треде это знать не обязательно...
>Там всегда есть напряжение, але.
Подписался. Я стану прогромисдом?
Ты нихуя не объяснил, а просто тонну хуеты изверг. Электроны не просто между атомами переходят, а рекомбинируют через запрещенную зону с дырками. Переход между орбиталями и рекомбинация, это две охуительно разные вещи.
>CISC — те, которые умеют выполнять много разных команд, и RISC — те, которые умеют выполнять мало команд, но выполняют их хорошо.
чет проиграл с такого разъяснения
Двоичная логика тристабильна просто оп неуч...
ты так и останешься никем
Это все магия и колдуны ученые садомиты .
Вот бы вернуть святую инквизицию..
>И двоичная логика реализуется широтно-импульсной модуляцией
ну так то прав, электронам не прикажешь не двигаться... Абстракция есть/нет напряжения для упрощения
Для тех кто не понял - в картинках из треда что-то спрятано
Это конечно все интересно и занимательно, но... НА ЧТО ДРОЧИТЬ?
Даже в сферическом цп нужно постоянное напряжение в цепи. Это не абстракция, это просто неправильно.
>
узри уже дурак
А теперь вопрос ньюфагам: современные цпу — ЦИСК или РИСК?
Вот 4.8 млрд. от амуде.
Ага, на ассемблере. Только что-бы 3д графику мутить придется основы компьютерной графики изучать и затем учить API для ускорения вычисления.
влив
РУКА - РИСК, ХУЙ86 - ЦИСК, эмулируемый РИСКом.
>сферическом цп
Например, эмулятор ЦПУ.
ничего там не спрятано
это дороти
не принижай себя, ты ведь понял, что я говорю о популярных ныне, из которых квантово-устойчивых хуй целых, 0 десятых
Моча, не бань
Ммм... Не то и не другое?
Какие современные? Если ты про х86(CISC) - там под капотом RISC ядро.
это 2х ядерный зеон с третингом по 4 виртуальных ядра иди нахуй это 2009 год
> Электроны не просто между атомами переходят, а рекомбинируют через запрещенную зону с дырками.
Опять же, для упрощения. Я заебусь объяснять переход электронов в валентную зону
Бамп?
В голос
Это Ryzen вообще-то. Почини свое гугл-фу.
Да и на видеокартах RISC.
Оп, процессор это набор транзисторов, которые работает по определнным простым схемам? Регистр - память?
Все эти плексторы и сумматоры - это транзисторы или что? Это процесс перехода двоичных данных по условию, но вот сами эти элементы, что это такое? Транзисторы?
Не смог это связать я это.
Все эти плексторы и сумматоры - это транзисторы или что? Это процесс перехода двоичных данных по условию, но вот сами эти элементы, что это такое? Транзисторы?
Не смог это связать я это.
БЛЯ ЧЕРЕЗ СКОКА ЛЕТ НА ОБЛАЧНЫЕ ВЫЧИСЛЕНИЯ ПЕРЕЙДЁМ?
40 лет назад перешли. Мейнфреймы, терминалы, не, не слышал?
Как только у каждого появится гигабитный интернет так сразу.
Он про речь ведет про игрульки как я понял.
Как они их считали так долго, когда устанавливали?
>нахожусь в ожидании разъёба биткоина и прочего шифрования
>разъёба
>прочего шифрования
По поводу битка:
Когда квантовые компы будут повсеместно использоваться, все битки уже будут намайнены. Его ценность не упадет. БОльшая часть альтов же, естественно, умрет. Но сделает она это намного раньше, чем квантовый пк будет стоять у тебя дома (никогда, потому что ты умрешь быстрее).
А новая крипта (как и вся блокчейн технология) при квантовых компьютерах будет использовать уже соответствующие алгоритмы шифрования
Ты совсем тупой или не видишь что тут копипаст на копипасте?
Очень просто - они считали их до установки.
На няшных лолечек :3
>Все эти плексторы и сумматоры - это транзисторы или что?
Транзистор базовый элемент
А вот 15.3 млрд от невидии.
Наоборот, рекомбинация электронов с дырками в зону проводимости из валентной. Короче, лучше просто перестань постить.
ITS A TRAP
да я даже не гуглил я по топологии вижу что там
Главное то, кем она себя чувствует в душе.
>когда устанавливали
Просто ору. Китайцы пинцетом их туда засунули.
Транзистор проводит ток, если есть напряжение на "командном" входе. Из парочки транзисторов можно сделать логические элементы И и НЕ, из логических элементов можно делать память, сумматоры, и т.д.
Как видишь, хуево ты видишь.
таких сервисов тоже уже несколько существует
только их проблема в цене
когда их использование в среднесрочной перспективе станет дешевле покупки собственного железа, тогда произойдёт переход
то есть совокупная стоимость ежемесячной подписки за срок устаревания топового железа должна быть значительно ниже стоимости этого самого железа
>Наоборот, рекомбинация электронов с дырками в зону проводимости из валентной. Короче, лучше просто перестань постить.
Ты хочешь сказать что при работе транзисторов не происходит переход электрона из зоны проводимости непосредственно на свободные уровни в валентной зоне?
их если честно туда фотографировали причем много раз
>из логических элементов можно делать память
ты свидетель опа что ли ?
пзу из транзисторов- свежо
нормально вижу 8 логических ядер на 2х физических
Для серваков ужк выгодно, amazon aws например. Ты посмотри, что они бесплатно предлагают.
В транзисторе у тебя зона искривлена п-н-п или н-п-н переходом, ввиду чего дохуя разных эффектом может происходить. Например, электроны могу скапливаться на определенных уровнях и лавинообразно высвобождаться. Я же тебе говорил о базовой ситуации в простом полупроводнике.
>нормально вижу 8 логических ядер на 2х физических
Там по симметрии видно что 8 блоков.
>пзу
Ты тралишь или долбоеб? Я сказал память.
>>177821015
Лоли-трап, теперь я точно видел всё в своей жизни.
Лоли-трап, теперь я точно видел всё в своей жизни.
>пзу из транзисторов- свежо
А как ссд делают? На диодной решетке штоле?
другой анон
в центрах это кеш самое быстрое и близкое к вычислительному блоку а вот по краям 4 ядра
логические ядра шарят кеш
>нормально вижу
Повторюсь, видишь ты очень хуево.
https://www.anandtech.com/show/11170/the-amd-zen-and-ryzen-7-review-a-deep-dive-on-1800x-1700x-and-1700/5
Скучно. Лучше расскажи на практике, как загрузчик, допустим современного x86 AMD, в память бивис заливает и затем устанавливает ядро на исполнение программы.
разбанься в гугле пж
Нахуй мне это знать
и что не так то ? 2 вычислительных блока по 4 ядра каждый
уровень зеонов 2010 года
Все в треде
Щас тебе раскажут, как работает проприетарное ПО. В интел вообще операционка основанная на minix встроена в процессор, работает даже когда комп выключен(но включен в розетку, разумеется).
А про лаги ты почему не говоришь, даже от задержки в 10 мс ты охуеешь.
Да, тоже такого не видел раньше.
Не так то, что тему не переводи, еблан.
Ты про ME?
вот мой пост там написано тоже самое еблан
кому надо - у того есть
у меня домашний провайдер предлагает гигабит уже почти 10 лет
если поискать - в любом городе миллионнике можно найти предложение по гигабиту
когда у моего провайдера такое только появилось - перешёл
переключился обратно на 100 мегабит когда понял, что на то время не было сервисов, способных утилизировать такую скорость, а платить пусть и ненамного, но дороже, только за циферки спидтеста - глупо
вот сейчас снова подумываю на гигабит перейти
активно пользуюсь гуглодрайвом, а у прова кеширующие сервера гугля стоят, хочу поэкспериментровать с максимальной скоростью
В том числе. Там много всего крутится. Сервак с апплетами на джаве, напримерю
Есть моар?
Там написано, что на пикче зеон. На пикче не зеон. Будешь дальше спорить?
Нет, только эти две шебм.
>Я же тебе говорил о базовой ситуации в простом полупроводнике.
ЦП ушел от базовых полупроводников.
кто пожертвует собой ради перескидывания?
я проебал лолитрапа и не смогу никогда простить себе этого
Что ты несешь, еблан?
Не, ну то что там отдельный микропроцессор есть это понятно. Вроде на рязанях амуде тоже такую практику приняло. Просто не могу найти доки как загрузчик в память бивис загружает и процессор на входную точку натравливает.
ты это амуде предьявляй клоун раз они у интела архитектуру пиздят
Бля да он просто в конце на секунду показывает отросток какой-то непонятно я не смотрел видео трищ мойор
тю сука
Ну во-первых архитектура кеша другая. И вообще дохуя чего другого. А во-вторых мне же лучше, серверные чипы по дешевке.
СОЗДАЛ CP ТРЕД
@
НЕ ЗАГОТОВИЛ ПРОЦЕССОРОВ
@
НЕ ЗАГОТОВИЛ ПРОЦЕССОРОВ
процессор не участвует в загрузке ос или подобной хуйне для этого есть память и контроллер привода
управление передаётся микропрограммой\биосом на известный порт и там замаплен нужный сектор устройства
а если речь про юэфи то там она сама решает что грузить так как она hal между аппаратурой и программой
Не благодари
Падажжи, но ведь без проца ПОСТ не запустится даже. А значит он нужен для загрузки бивиса, а загрузка бивиса уже щетай загрузка оси.
>>177822105
мы тебя не забудем
мы тебя не забудем
>>177822105
Но ведь у этой лолечки ХУЙ!
Но ведь у этой лолечки ХУЙ!
Ну это очевидно. Я именно и хотел найти док как на рязанях загрузчик действует.
при сбросе проц начинает работать с адреса 0 а там апаратная микросхема биоса в старом случае а в новом случае там сидит мультиконтроллер и от туда и выполняется программа
За вами выехали со спецбутылками. оставайтесь на месте.
Загрузчик который бивис(включая дрова для контроллеров с которых ядро и нужные для работы с накопителем дрова, что-бы подгрузить остальные с него, грузятся) в ОЗУ загружает.
>>177822105
Блять, как тред в архивач кинуть, у меня через неделю экзамен по архитектуре
F
если что звони
Годный тред. ОП красава, бочку чаю, ведро нефти. На архивач залить надо
Что у вас тут такое?
через 10 лет на квантовом компьютере можно будет как вычислить приватный ключ, так и провести 51%
и для этого он не должен быть домашним, достаточно существования вероятности такого исхода
одна новость о создании квантового компьютера достаточной мощности обрушит биток
а к новой крипте у широких масс будет крайне подозрительное отношение после того, как и так постоянно прыгающий биток посыпется
ВСЁ ЭТО ВРЕМЯ ОП БЫЛ ДВОЙНЫМ АГЕНТОМ
>Транзистор проводит ток, если есть напряжение на "командном" входе. Из парочки транзисторов можно сделать логические элементы И и НЕ, из логических элементов можно делать память, сумматоры, и т.д.
О, теперь понял. Благодарю.
Я не верю архивачу, ctrl+p - сохранить как PDF
Что за шняга в коде элемента?
кинул абуз твоему аккаунту)
<!--
Ребята не стоит вскрывать этот код. Вы молодые, шутливые, вам все легко.
Это не то.
Это не Чикатило и даже не архивы спецслужб. Сюда лучше не лезть.
Серьезно, любой из вас будет жалеть. Лучше закройте код и забудьте что тут писалось.
Я вполне понимаю что данным сообщением вызову дополнительный интерес, но хочу сразу предостеречь пытливых - стоп.
Остальные просто не найдут...
-->
Лол чёт никогда не думал, что этот мем пошёл именно из кода двача
Ребята не стоит вскрывать этот код. Вы молодые, шутливые, вам все легко.
Это не то.
Это не Чикатило и даже не архивы спецслужб. Сюда лучше не лезть.
Серьезно, любой из вас будет жалеть. Лучше закройте код и забудьте что тут писалось.
Я вполне понимаю что данным сообщением вызову дополнительный интерес, но хочу сразу предостеречь пытливых - стоп.
Остальные просто не найдут...
-->
Лол чёт никогда не думал, что этот мем пошёл именно из кода двача
>Когда квантовые компы будут повсеместно использоваться
На самом деле, сомнительная поебень, так как до сих пор непонятно, как долго однозначно положение спина
нить не теряй
речь шла о домашнем использовании
в корпоративном - понятно
там уже несколько лет идут баталии между амазоном, майкрософтом и гуглом за долю рынка
провести подобное для домашних пользователей несколько лет назад попытался гугл со своими хромбуками
при этом, не смотря на низкую стоимость железа, гугл упёрся в ту самую высокую стоимость облачных сервисов, не говоря уже о недостаточном их многообразии
после чего пришлось пивотить весь проект хромбуков и делать из них оффлайновые машины
было бы еще круто физическую реализацию всего этого дела разжевать
Нет
Абу вставил эту пасту в код. Пошла она не отсюда. А еще двач умер, сука, эта борда называется харкач
В рамках времени жизни частицы.
---://++/++oyys+/s//+` ` ```..-:::-.``````````````````````````````````````` `/:::///-.-::/++++yo/+. `-/osyyhhhhys+-````````````````````````````````````` ....`````````` `...----.....-/+:-+ys:+/ `.sddhhhhddhyyyyys:``````````````````````````````````` .......---------:::---.` `..:/ossos+o//so/++`.shyssooosyhyyyyyyy+.````````````````````````````````` `````````-.-/+ssyhddddhyooooo++s.ohso+++++++osyhyysss+````````````````````````````````` `/+oyshdddddhddhs++oos++ysdhs+++/////++shhhysss:` ```````````````````````` `:oohhyhddhhhhhhy+/+sssoohhmyyo+//////+++shhhhss/.` ```````````````````` -+yshhhhhhhyhyyyo://+oyooshhyyso//++++++++yhddhs+.`` ` ``````````````` `:+syhyyyyyyyhsys+://+oyso++oosso/+osso+///ohdyyy+.` ````````` -/+shyyyyyysydyyo//:::://+os+++////+++//://oso/+yo-` `-/oshhssyyyssyyyo+//::::/+os++o+/////-:::/+++/+ys+-` `:/oshyysyyysssss++///////+oo++so+///+/:://+o/ohhoo/`` :/osyyyyhysyhhyyoo++////++++ooso+/+++////oydyyssos/`` ./osyyyyyyhhdddhhs+++oooooosyho+//://++osyhyoossoo/`` ./++yyysyhhhmddhhh++osss+ohdhdyso++osssyyyhysysooo+`` o+/::::::---` `.//+yyysyyyyhdddhdyooso+/+hysy+/hysso+osyyhhdhyoooo- dddddddddddh: `-/+oyyssysosyhdhysooss+//odyss/ yysoo+/+yyyyhhyoooo/` dddddddddddd/````.://oyysossoosydhyo+oss+//smyso: oyyy+/syssoossss++o+. ddddddddddddo---`.://oss++ssooyhhhyssssssossdyyo/-shyosyysooooooooo+oo:` ddddddddddddo....-///++++osoossysssooooooooshyhyyhhsoyhysoooooooooosoo+..` ``````````````````` ` dddddddddddd+`-`.-:://oo+sooosooooo+++++++oosyhyhhosyyysooooooooo++oso+:-:-.``..```````````````````` dddddddddddd/ ``.:::/++++ooosoooo+++++++++ooosyhh+sysyssoooo+++oo++oh+o/--:-...-...........--.--.--. mmmmmmmmmmmd+```-/////o++oo+oooo+++++++++++++ooso+ssohssoooooooo++++yoo/.` ` ` mmmmmmmmmmmmo...-/+//os+oo+ooooo++++++++++++++oossoosyssoooooooo++++soo/.. ` `````````````` ` ::://////////-.-:/+/+oo+ooooooo++++/+++oooo++++oossohyssooooooo+++++soo+..``````` ````` `` ```` ` ``` ``````` ```-//+/+oo/oossoo+++///++ossooo+++++oshyssoooooooo+//++soo+..`````````````````````````` ``````````````.:/+o+ooo++o+soo++////++osyysoo++++osssooooooooo+////os+oo-.`````````````````````````` ``````````````-+++oososs+o+oo++////++oooosssoo++++sssoooooooo++///+ys+oo:``````````````````````````` ````` ````````/+oooosoyhosoo+++////+++oo+/+sysoo++yssooo++++++///+sdyooo:``````````````````````````` ``````````````:+sssoyooyssooo++////++++/+osshhysosysooo++++++://+shhyo+/.``````````````````````````` ``````````````-+ossossoss++soo++////://+osyyysyhyyssoo++++++ooooo+yys+/-```````````````````````````` ``````````````--/oossyssy+/o++//////++oossyhhyyyssso++++++++sssssoso+:.````````````````````````````` ```````````````./oossyysho+sssoo++++++oosyhhyssoooo+/+/++++++oooo++++:``````.``..``````````````````` ```````````````.:+ossyyyhyoyyssooo+++osyyyssoooooo++/////+++++++++//:``````````````````````````````` ````````````.```./+yhyhdyhsyyyssssssssssssooooo+++++++++ooo+/++++/.`````.````.`````````````````````` `````````````````./yhhhhyyssyysssssooooooooooooo++ooo++++ooo+ooooo-`````````````````.`````.````````` `````````` ```````.-::/o+osss+ooooooooooooooooooooooo+++////++++oo+```````...````````````.`````````` ``````````````````````/oooooo+oo+++++ooooooosysooooo++++/////++++oo:````````````````.`````.````````` `````````` ``````````-ooooooo+++ooo+++++++oosyysoooo++++///////+++o+.``````````````````````..`.````` ``..```...`````..````-ooooo++/+ooo++///++++ooyyssooo++++///:////+++o:``````````````````````.``..``.` ``..`````..`````..```.+o++++oosoo++/////+++ooshsssoo++++///://///++++``````````````````````````....` ````` ``..```````````-/:/+osssoo+++/////+++ooshsssooo++////://///////-``````````````````....````.``` ....``..-:/++++/::::/:..-/+++//+++/::::::://+shssoo+//::/:----------...``.-.`````..```````````````.` :---..--:-----.``....`...-://:/+++////////+++os+/::--:::+::::///////:-......``````````````.`...````. ``````````````.`````--``.::++++++++//////+++oso+//oo++/////////+++++++/-````````````.`````````````.. ````````````...````--.`-/-+o+++++++/////++++ossossso++////////+++++++++/.`````..````.-...``````````` ````........````...::::/:/++++++++++///+++++oshhysoo+++///////+++++++++/.````.`````````..`````.````` ``......``````.:.``-//+++oo+++++++//////++++oshhssooo++///////+++++++++:```````````````````````````` ...``````.`````...../++ossoo++++////////++++oshhssooo+++/////++++++ooo/````````.`....````..--..`:o-` ..``````````````..``-+oosssooo+++++/////+++ooshyssooo+++//////++++ooo/.......```````````.......`/s-` ..```````````...``````ossssssoooo+++////+++ooshyssooo+++++///+++++o+-...````````````.`..````````:+-` ````````````````````` sdyyyssssooo+++/+++++oosdhssooo++++++++++++o+-`.....```````......```..````:o-. ``.....`````..````````sdmyyssssssoo+++++++oooydhysooo+++++++++++++-`````..............``......``:y:` .....`````````````````shdmyysssssoo+++++++oosyydyssooo++++++++++++..```````.````````.........```+o/` -...``````````````````+hdmdssysssoo+++++++oosysdhssooo++ooo++++o+/`....``..```....`...``.```````/y/` ...........```.```````ohdmmysysssooo+++++oosysshhysoooooooooo+ooo:.--....`.```````....````.-----/y:. ..............````````ohdmmsssssooooooooooosysssdysssoooooooooooo:`````````````.`....````..`...-/s:` ``````````....```.....ohdmdsyyssoooooooooosssssshhyssoooooooooooo-`..```..````..``````````````.`+o+` `````````````````....`-ymmdsysssoooooooooosssssssdyysoooooooooooo-..`````````.````````````.....`:s-` .`````````...--------.:ohdhsysssooooooooosssssssshhyssooooooooooo..```````..````````.....--:--..:y-` ```...``......-----...:ydmhsyyssoooooooossyssssssyhyyssooooooooo+````..-.....`````.........--::-oh:` .--..`````````..````.-/yhmyyyyssooooooosyysssssssshhysssoooooooo+.``....`````````.---.`````````.+s+- --.``-`.......--..````.hddsyysssoooooosyhyysssssssyhhyssssooosoo/`````....``````........`...````-s/- ```.```.....-------...-hddsyssssooooossyhhyyssssssyhhyysssoooooo+--..............````....-----..:y:. ````````..-..---.-..``+mdysyssssoooossyydhyhysssssshhhyysssooooo+..````````...-...`````.-------.:y:` `````.................ssysssssssooossyydmddhhhyyssshhhyyyysooooo+...---....```.````````..-----..+o:` ....-+-----/--..``````/oosssoossoosyyyhhhhhhddhyyysyhyysyyssooooo-..--...`````````...--...`.-..`-/.`
Дак все же разжевали. Атомы веществ (например - кремний) имеют валентные/невалентные электроны, которые при рекомбинации позволяют идентифицировать импульс тока
Подложка, выполненная по технологии кремний на изоляторе, представляет собой трёхслойный пакет, который состоит из монолитной кремниевой пластины, диэлектрика и размещённого на нём тонкого поверхностного слоя кремния. В качестве диэлектрика может выступать диоксид кремния SiO2 или, гораздо реже, сапфир (в этом случае технология называется «кремний на сапфире» или КНС).
В первую очередь технология КНИ находит применение в цифровых интегральных схемах (в частности, в микропроцессорах), большая часть которых в настоящее время выполняется с использованием КМОП (комплементарной логики на МОП-транзисторах). При построении схемы по данной технологии большая часть потребляемой мощности затрачивается на заряд паразитной ёмкости изолирующего перехода в момент переключения транзистора из одного состояния в другое, а время, за которое происходит этот заряд, определяет общее быстродействие схемы. Основное преимущество технологии КНИ состоит в том, что за счёт тонкости поверхностного слоя и изоляции транзистора от кремниевого основания удаётся многократно снизить паразитную ёмкость, а значит и снизить время её зарядки вкупе с потребляемой мощностью.
хотя бы немного войди в тему
каждый из таких сервисов миллион раз повторяет про оптимизацию задержки
на стороне сервисов всё норм, а на стороне пользователей решит рынок
провайдеры с высокой задержкой вынуждены будут раскошелиться на апгрейд оборудования или уйти
Не, на такой текст всерьез способен только типичный шизоид с двачей.
Блядь, Петцольда все читали, съеби
Ну че, двачик, сложил как появляется страничка на твоем экране?
>Атомы веществ (например - кремний) имеют валентные/невалентные электроны
Нет. Есть свободные (относительно узлов решетки) электроны и дырки - валентные орбитали в атомах.
>позволяют идентифицировать импульс тока
Что это за бред?
>выполненная по технологии кремний на изоляторе
Технология - это эпитаксия или фотолитография, или еще какая, но всяко не этот бред. Подложки из кремния не делают. Стандартная это галий-мышьяк GaAs.
Откуда ты эту ахинею копипастишь?
харкач стал двачем когда обрёл превосходящую его известность
все новые пользователи (которых гораздо больше старых) считают его двачем
это как 51% в биткоине
Не знаю, но тред схоронил, на досуге почитаю.
9/10 рашки имеют одного провайдера на весь город, или парочку в картельном сговоре. О чем ты говоришь, какой рыночек?
>валентные орбитали в атомах.
ну да, не так сказал
>Что это за бред?
Транзисторы для того и затеяны
>Подложки из кремния не делают.
Пруфы подвезти?
Это тебе не блокчейн. Двач был и умер. Все. Никаких других двачей уже нет и не будет. Алсо, у меня большие сомнения насчет популярности харкача. Потому что в 2009 двачи были намного бодрее чем харкач сейчас. Была даже такая проблема, что пока ты листаешь тред на 100-200 постов, он уже улетает в бамплимит, как на форчонге сейчас. А вот на харкаче такого не происходит и треды даже в /б могут висеть пару тройку дней.
5211
0000 0
0001 1
0100 2
0101 3
0111 4
1000 5
1001 6
1100 7
1101 8
1111 9
Ну пиздец конечно тред.
Лайфак
Если кликнуть на картинку в начале треда, предметно покажет как работабт транзисторы
Если кликнуть на картинку в начале треда, предметно покажет как работабт транзисторы
Ты слишком оптимист и не учитываешь мочеботов с пастой и лахтогнид которые еще тупее ботов
Так что здесь нет почти никого уже.
Собрал себе комп на i7-8700k
Пацаны ржут мол, нахуя - в 4к/вр гамать не собираюсь, видимокарту выше GTX *70 покупать тоже. А мне пох, мне просто приятно что у компа есть охуеть какой запас производительности и что он будет актуален еще лет пять. Чувствую себя господином на Бентли который может притопить и за раз обогнать всех нищуков на турбоведрах но не делает этого, потому что суета ни к чему.
Пацаны ржут мол, нахуя - в 4к/вр гамать не собираюсь, видимокарту выше GTX *70 покупать тоже. А мне пох, мне просто приятно что у компа есть охуеть какой запас производительности и что он будет актуален еще лет пять. Чувствую себя господином на Бентли который может притопить и за раз обогнать всех нищуков на турбоведрах но не делает этого, потому что суета ни к чему.
три чая
не парься
появится локальный сервис стриминга игр, который войдёт в сговор с провайдерами для получения низкой задержки в качестве конкурентного преимущества перед подобными
>альфа на бентли поёбывает лучших самочек, имеет уважение и презентабельный вид
>омеган с двача купил говно за 50к и натирает свои 9см потной ладошкой через грязные труханы
аудитория другая
сейчас большинство читают, а не постят
какое, однако, красочное описание второго примера
палитесь, сударь
Устройства для превращения персональных компьютеров в маленькие суперкомпьютеры известны довольно давно. Ещё в 80-х годах прошлого века на рынке предлагались так называемые транспьютеры, которые вставлялись в распространенные тогда слоты расширения ISA. Первое время их производительность в соответствующих задачах впечатляла, но затем рост быстродействия универсальных процессоров ускорился, они усилили свои позиции в параллельных вычислениях, и смысла в транспьютерах не осталось. Хотя подобные устройства существуют и сейчас — это разнообразные специализированные ускорители. Но зачастую сфера их применения узка и особого распространения такие ускорители не получили.
Но в последнее время эстафета параллельных вычислений перешла к массовому рынку, так или иначе связанному с трёхмерными играми. Универсальные устройства с многоядерными процессорами для параллельных векторных вычислений, используемых в 3D-графике, достигают высокой пиковой производительности, которая универсальным процессорам не под силу. Конечно, максимальная скорость достигается лишь в ряде удобных задач и имеет некоторые ограничения, но такие устройства уже начали довольно широко применять в сферах, для которых они изначально и не предназначались. Отличным примером такого параллельного процессора является процессор Cell, разработанный альянсом Sony-Toshiba-IBM и применяемый в игровой приставке Sony PlayStation 3, а также и все современные видеокарты от лидеров рынка — компаний Nvidia и AMD.
Cell мы сегодня трогать не будем, хоть он и появился раньше и является универсальным процессором с дополнительными векторными возможностями, речь сегодня не о нём. Для 3D видеоускорителей ещё несколько лет назад появились первые технологии неграфических расчётов общего назначения GPGPU (General-Purpose computation on GPUs). Ведь современные видеочипы содержат сотни математических исполнительных блоков, и эта мощь может использоваться для значительного ускорения множества вычислительно интенсивных приложений. И нынешние поколения GPU обладают достаточно гибкой архитектурой, что вместе с высокоуровневыми языками программирования и программно-аппаратными архитектурами, подобными рассматриваемой в этой статье, раскрывает эти возможности и делает их значительно более доступными.
На создание GPCPU разработчиков побудило появление достаточно быстрых и гибких шейдерных программ, которые способны исполнять современные видеочипы. Разработчики задумали сделать так, чтобы GPU рассчитывали не только изображение в 3D приложениях, но и применялись в других параллельных расчётах. В GPGPU для этого использовались графические API: OpenGL и Direct3D, когда данные к видеочипу передавались в виде текстур, а расчётные программы загружались в виде шейдеров. Недостатками такого метода является сравнительно высокая сложность программирования, низкая скорость обмена данными между CPU и GPU и другие ограничения, о которых мы поговорим далее.
Вычисления на GPU развивались и развиваются очень быстро. И в дальнейшем, два основных производителя видеочипов, Nvidia и AMD, разработали и анонсировали соответствующие платформы под названием CUDA (Compute Unified Device Architecture) и CTM (Close To Metal или AMD Stream Computing), соответственно. В отличие от предыдущих моделей программирования GPU, эти были выполнены с учётом прямого доступа к аппаратным возможностям видеокарт. Платформы не совместимы между собой, CUDA — это расширение языка программирования C, а CTM — виртуальная машина, исполняющая ассемблерный код. Зато обе платформы ликвидировали некоторые из важных ограничений предыдущих моделей GPGPU, использующих традиционный графический конвейер и соответствующие интерфейсы Direct3D или OpenGL.
Конечно же, открытые стандарты, использующие OpenGL, кажутся наиболее портируемыми и универсальными, они позволяют использовать один и тот же код для видеочипов разных производителей. Но у таких методов есть масса недостатков, они значительно менее гибкие и не такие удобные в использовании. Кроме того, они не дают использовать специфические возможности определённых видеокарт, такие, как быстрая разделяемая (общая) память, присутствующая в современных вычислительных процессорах.
Именно поэтому компания Nvidia выпустила платформу CUDA — C-подобный язык программирования со своим компилятором и библиотеками для вычислений на GPU. Конечно же, написание оптимального кода для видеочипов совсем не такое простое и эта задача нуждается в длительной ручной работе, но CUDA как раз и раскрывает все возможности и даёт программисту больший контроль над аппаратными возможностями GPU. Важно, что поддержка Nvidia CUDA есть у чипов G8x, G9x и GT2xx, применяемых в видеокартах Geforce серий 8, 9 и 200, которые очень широко распространены. В настоящее время выпущена финальная версия CUDA 2.0, в которой появились некоторые новые возможности, например, поддержка расчётов с двойной точностью. CUDA доступна на 32-битных и 64-битных операционных системах Linux, Windows и MacOS X.
Разница между CPU и GPU в параллельных расчётах
Рост частот универсальных процессоров упёрся в физические ограничения и высокое энергопотребление, и увеличение их производительности всё чаще происходит за счёт размещения нескольких ядер в одном чипе. Продаваемые сейчас процессоры содержат лишь до четырёх ядер (дальнейший рост не будет быстрым) и они предназначены для обычных приложений, используют MIMD — множественный поток команд и данных. Каждое ядро работает отдельно от остальных, исполняя разные инструкции для разных процессов.
Специализированные векторные возможности (SSE2 и SSE3) для четырехкомпонентных (одинарная точность вычислений с плавающей точкой) и двухкомпонентных (двойная точность) векторов появились в универсальных процессорах из-за возросших требований графических приложений, в первую очередь. Именно поэтому для определённых задач применение GPU выгоднее, ведь они изначально сделаны для них.
Например, в видеочипах Nvidia основной блок — это мультипроцессор с восемью-десятью ядрами и сотнями ALU в целом, несколькими тысячами регистров и небольшим количеством разделяемой общей памяти. Кроме того, видеокарта содержит быструю глобальную память с доступом к ней всех мультипроцессоров, локальную память в каждом мультипроцессоре, а также специальную память для констант.
Самое главное — эти несколько ядер мультипроцессора в GPU являются SIMD (одиночный поток команд, множество потоков данных) ядрами. И эти ядра исполняют одни и те же инструкции одновременно, такой стиль программирования является обычным для графических алгоритмов и многих научных задач, но требует специфического программирования. Зато такой подход позволяет увеличить количество исполнительных блоков за счёт их упрощения.
Итак, перечислим основные различия между архитектурами CPU и GPU. Ядра CPU созданы для исполнения одного потока последовательных инструкций с максимальной производительностью, а GPU проектируются для быстрого исполнения большого числа параллельно выполняемых потоков инструкций. Универсальные процессоры оптимизированы для достижения высокой производительности единственного потока команд, обрабатывающего и целые числа и числа с плавающей точкой. При этом доступ к памяти случайный.
Разработчики CPU стараются добиться выполнения как можно большего числа инструкций параллельно, для увеличения производительности. Для этого, начиная с процессоров Intel Pentium, появилось суперскалярное выполнение, обеспечивающее выполнение двух инструкций за такт, а Pentium Pro отличился внеочередным выполнением инструкций. Но у параллельного выполнения последовательного потока инструкций есть определённые базовые ограничения и увеличением количества исполнительных блоков кратного увеличения скорости не добиться.
Но в последнее время эстафета параллельных вычислений перешла к массовому рынку, так или иначе связанному с трёхмерными играми. Универсальные устройства с многоядерными процессорами для параллельных векторных вычислений, используемых в 3D-графике, достигают высокой пиковой производительности, которая универсальным процессорам не под силу. Конечно, максимальная скорость достигается лишь в ряде удобных задач и имеет некоторые ограничения, но такие устройства уже начали довольно широко применять в сферах, для которых они изначально и не предназначались. Отличным примером такого параллельного процессора является процессор Cell, разработанный альянсом Sony-Toshiba-IBM и применяемый в игровой приставке Sony PlayStation 3, а также и все современные видеокарты от лидеров рынка — компаний Nvidia и AMD.
Cell мы сегодня трогать не будем, хоть он и появился раньше и является универсальным процессором с дополнительными векторными возможностями, речь сегодня не о нём. Для 3D видеоускорителей ещё несколько лет назад появились первые технологии неграфических расчётов общего назначения GPGPU (General-Purpose computation on GPUs). Ведь современные видеочипы содержат сотни математических исполнительных блоков, и эта мощь может использоваться для значительного ускорения множества вычислительно интенсивных приложений. И нынешние поколения GPU обладают достаточно гибкой архитектурой, что вместе с высокоуровневыми языками программирования и программно-аппаратными архитектурами, подобными рассматриваемой в этой статье, раскрывает эти возможности и делает их значительно более доступными.
На создание GPCPU разработчиков побудило появление достаточно быстрых и гибких шейдерных программ, которые способны исполнять современные видеочипы. Разработчики задумали сделать так, чтобы GPU рассчитывали не только изображение в 3D приложениях, но и применялись в других параллельных расчётах. В GPGPU для этого использовались графические API: OpenGL и Direct3D, когда данные к видеочипу передавались в виде текстур, а расчётные программы загружались в виде шейдеров. Недостатками такого метода является сравнительно высокая сложность программирования, низкая скорость обмена данными между CPU и GPU и другие ограничения, о которых мы поговорим далее.
Вычисления на GPU развивались и развиваются очень быстро. И в дальнейшем, два основных производителя видеочипов, Nvidia и AMD, разработали и анонсировали соответствующие платформы под названием CUDA (Compute Unified Device Architecture) и CTM (Close To Metal или AMD Stream Computing), соответственно. В отличие от предыдущих моделей программирования GPU, эти были выполнены с учётом прямого доступа к аппаратным возможностям видеокарт. Платформы не совместимы между собой, CUDA — это расширение языка программирования C, а CTM — виртуальная машина, исполняющая ассемблерный код. Зато обе платформы ликвидировали некоторые из важных ограничений предыдущих моделей GPGPU, использующих традиционный графический конвейер и соответствующие интерфейсы Direct3D или OpenGL.
Конечно же, открытые стандарты, использующие OpenGL, кажутся наиболее портируемыми и универсальными, они позволяют использовать один и тот же код для видеочипов разных производителей. Но у таких методов есть масса недостатков, они значительно менее гибкие и не такие удобные в использовании. Кроме того, они не дают использовать специфические возможности определённых видеокарт, такие, как быстрая разделяемая (общая) память, присутствующая в современных вычислительных процессорах.
Именно поэтому компания Nvidia выпустила платформу CUDA — C-подобный язык программирования со своим компилятором и библиотеками для вычислений на GPU. Конечно же, написание оптимального кода для видеочипов совсем не такое простое и эта задача нуждается в длительной ручной работе, но CUDA как раз и раскрывает все возможности и даёт программисту больший контроль над аппаратными возможностями GPU. Важно, что поддержка Nvidia CUDA есть у чипов G8x, G9x и GT2xx, применяемых в видеокартах Geforce серий 8, 9 и 200, которые очень широко распространены. В настоящее время выпущена финальная версия CUDA 2.0, в которой появились некоторые новые возможности, например, поддержка расчётов с двойной точностью. CUDA доступна на 32-битных и 64-битных операционных системах Linux, Windows и MacOS X.
Разница между CPU и GPU в параллельных расчётах
Рост частот универсальных процессоров упёрся в физические ограничения и высокое энергопотребление, и увеличение их производительности всё чаще происходит за счёт размещения нескольких ядер в одном чипе. Продаваемые сейчас процессоры содержат лишь до четырёх ядер (дальнейший рост не будет быстрым) и они предназначены для обычных приложений, используют MIMD — множественный поток команд и данных. Каждое ядро работает отдельно от остальных, исполняя разные инструкции для разных процессов.
Специализированные векторные возможности (SSE2 и SSE3) для четырехкомпонентных (одинарная точность вычислений с плавающей точкой) и двухкомпонентных (двойная точность) векторов появились в универсальных процессорах из-за возросших требований графических приложений, в первую очередь. Именно поэтому для определённых задач применение GPU выгоднее, ведь они изначально сделаны для них.
Например, в видеочипах Nvidia основной блок — это мультипроцессор с восемью-десятью ядрами и сотнями ALU в целом, несколькими тысячами регистров и небольшим количеством разделяемой общей памяти. Кроме того, видеокарта содержит быструю глобальную память с доступом к ней всех мультипроцессоров, локальную память в каждом мультипроцессоре, а также специальную память для констант.
Самое главное — эти несколько ядер мультипроцессора в GPU являются SIMD (одиночный поток команд, множество потоков данных) ядрами. И эти ядра исполняют одни и те же инструкции одновременно, такой стиль программирования является обычным для графических алгоритмов и многих научных задач, но требует специфического программирования. Зато такой подход позволяет увеличить количество исполнительных блоков за счёт их упрощения.
Итак, перечислим основные различия между архитектурами CPU и GPU. Ядра CPU созданы для исполнения одного потока последовательных инструкций с максимальной производительностью, а GPU проектируются для быстрого исполнения большого числа параллельно выполняемых потоков инструкций. Универсальные процессоры оптимизированы для достижения высокой производительности единственного потока команд, обрабатывающего и целые числа и числа с плавающей точкой. При этом доступ к памяти случайный.
Разработчики CPU стараются добиться выполнения как можно большего числа инструкций параллельно, для увеличения производительности. Для этого, начиная с процессоров Intel Pentium, появилось суперскалярное выполнение, обеспечивающее выполнение двух инструкций за такт, а Pentium Pro отличился внеочередным выполнением инструкций. Но у параллельного выполнения последовательного потока инструкций есть определённые базовые ограничения и увеличением количества исполнительных блоков кратного увеличения скорости не добиться.
Тачка у меня уже есть, телочки тоже.
Однако поаутировать за пека теребя свои 14 см тоже по-своему приятно
по секрету, xor это тупо неравенство)
Ну вот смотри
[1 xor 0] = 1 = [1 != 0]
[0 xor 1] = 1 = [0 != 1]
[0 xor 0] = 0 = [0 != 0]
[1 xor 1] = 0 = [1 != 1]
> оперирует с числами
Ты долбоёб?
Оперируют числами, а не "с числами", тварь.
Товарищ майор, а Вы точно тот тред создали для приманки ?
бамп
бамп
бамп
бамп
бамп
ГДЕ ДЕТСКАЯ ПОРНУХА МУДАКИ?
++
ни разу ее за 3 года тут не видел, это миф, очевидно же
Этой борде нужен герой!
Запилите уже нового кота
Запилите уже нового кота
Драл бы эту собаку до посинения если бы она была силиконовая
Подписался на тред
мимо другая моча
мимо другая моча
Нахуй ты свои диоды постишь, уеба
Я зашел ради Фон Неймана
Я зашел ради Фон Неймана
кто тестил рязань под линуксом ? какие подводные?
Что годного почитать о устройстве ЦП?
Это хуянтовый компьютер. Настоящие квантовые компьютеры еще не дошли до коммерческой применимости.
Поделитесь и со мной:
[email protected]
[email protected]
Это платиновые картинки?
Это в какой то шараге программистов такое заставляют делать?
Тепловыделение такое же, как под виндой.
Все нормальные люди для реквестов телегу кидают.
речь о принципе вычислений, а не мощности
соси третьим
бамп
бамп
Посоветуй русскоязычные годные книги по computer science, по твоему мнению
Норм тред так то уже день держится
В книгах уж совсем база, лучше статьи
да я и базы не знаю, но что не открою, какая то доисторическая дрисня и ничего толком и не обьясняют
Смирнов А. Д. Архитектура вычислительных систем : Учебное пособие для вузов. — М.: Наука, 1990.
Вот те база
Будет тебе фон нейман
>1990
А посовременней нету ничего или за это время нихуя не изменилось, вплоть до терминологии?
В 1946 году Д. фон Нейман, Г. Голдстайн и А. Беркс в своей совместной статье изложили новые принципы построения и функционирования ЭВМ. В последствие на основе этих принципов производились первые два поколения компьютеров. В более поздних поколениях происходили некоторые изменения, хотя принципы Неймана актуальны и сегодня.
По сути, Нейману удалось обобщить научные разработки и открытия многих других ученых и сформулировать на их основе принципиально новое.
Принципы фон Неймана
Использование двоичной системы счисления в вычислительных машинах. Преимущество перед десятичной системой счисления заключается в том, что устройства можно делать достаточно простыми, арифметические и логические операции в двоичной системе счисления также выполняются достаточно просто.
Программное управление ЭВМ. Работа ЭВМ контролируется программой, состоящей из набора команд. Команды выполняются последовательно друг за другом. Созданием машины с хранимой в памяти программой было положено начало тому, что мы сегодня называем программированием.
Память компьютера используется не только для хранения данных, но и программ. При этом и команды программы и данные кодируются в двоичной системе счисления, т.е. их способ записи одинаков. Поэтому в определенных ситуациях над командами можно выполнять те же действия, что и над данными.
Ячейки памяти ЭВМ имеют адреса, которые последовательно пронумерованы. В любой момент можно обратиться к любой ячейке памяти по ее адресу. Этот принцип открыл возможность использовать переменные в программировании.
Возможность условного перехода в процессе выполнения программы. Не смотря на то, что команды выполняются последовательно, в программах можно реализовать возможность перехода к любому участку кода.
Самым главным следствием этих принципов можно назвать то, что теперь программа уже не была постоянной частью машины (как например, у калькулятора). Программу стало возможно легко изменить. А вот аппаратура, конечно же, остается неизменной, и очень простой.
Для сравнения, программа компьютера ENIAC (где не было хранимой в памяти программы) определялась специальными перемычками на панели. Чтобы перепрограммировать машину (установить перемычки по-другому) мог потребоваться далеко не один день. И хотя программы для современных компьютеров могут писаться годы, однако они работают на миллионах компьютеров после несколько минутной установки на жесткий диск.
Как работает машина фон Неймана
Машина фон Неймана состоит из запоминающего устройства (памяти) - ЗУ, арифметико-логического устройства - АЛУ, устройства управления – УУ, а также устройств ввода и вывода.
Программы и данные вводятся в память из устройства ввода через арифметико-логическое устройство. Все команды программы записываются в соседние ячейки памяти, а данные для обработки могут содержаться в произвольных ячейках. У любой программы последняя команда должна быть командой завершения работы.
Команда состоит из указания, какую операцию следует выполнить (из возможных операций на данном «железе») и адресов ячеек памяти, где хранятся данные, над которыми следует выполнить указанную операцию, а также адреса ячейки, куда следует записать результат (если его требуется сохранить в ЗУ).
Арифметико-логическое устройство выполняет указанные командами операции над указанными данными.
Из арифметико-логического устройства результаты выводятся в память или устройство вывода. Принципиальное различие между ЗУ и устройством вывода заключается в том, что в ЗУ данные хранятся в виде, удобном для обработки компьютером, а на устройства вывода (принтер, монитор и др.) поступают так, как удобно человеку.
УУ управляет всеми частями компьютера. От управляющего устройства на другие устройства поступают сигналы «что делать», а от других устройств УУ получает информацию об их состоянии.
Управляющее устройство содержит специальный регистр (ячейку), который называется «счетчик команд». После загрузки программы и данных в память в счетчик команд записывается адрес первой команды программы. УУ считывает из памяти содержимое ячейки памяти, адрес которой находится в счетчике команд, и помещает его в специальное устройство — «Регистр команд». УУ определяет операцию команды, «отмечает» в памяти данные, адреса которых указаны в команде, и контролирует выполнение команды. Операцию выполняет АЛУ или аппаратные средства компьютера.
В результате выполнения любой команды счетчик команд изменяется на единицу и, следовательно, указывает на следующую команду программы. Когда требуется выполнить команду, не следующую по порядку за текущей, а отстоящую от данной на какое-то количество адресов, то специальная команда перехода содержит адрес ячейки, куда требуется передать управление.
Принципы существенно не изменились, просто возросло количество элементов и количество их комбинаций
123
Вообще интересная книга, скачай тебе понравится
Интересный тред, ОП.
Рак в бреде заебал, этот тред как глоток свежего воздуха.
Заходи, присаживайся
Врата Штeйна
Микроархитектура Intel Core i7
етырехъядерные процессоры Core i7 основаны на микроархитетуре под названием Nehalem, произведены по 45 нм технологическим нормам, на площади кристалла расположен 731 млн. транзисторов. Под эти чипы разработан новый сокет – Socket B (LGA 1366).
Одной из причин появления новой микроархитектуры следует признать некоторые проблемы, испытываемые в последнее время Intel, при разработке эффективных многоядерных процессоров. Дело в том, что прежняя успешная микроархитектура для процессоров Core разрабатывалась в свое время на основе принципов заложенных еще ранее в мобильные процессоры Pentium M и была оптимизирована только для двух ядерных систем. Новая микроархитектура должна стать важным шагом в процессе эволюции процессоров Intel.
В Nehalem использован целый ряд усовершенствований, и можно утверждать, что она имеет кардинальные отличия от прежних микроархитектур Intel. Основной принцип построения процессоров на основе Nehalem – модульность, которая позволит варьировать количество ядер и изменять оснащенность процессорной системы прочими блоками (в т. ч. графическими), в зависимости от предназначения и требуемой производительности.
Intel Core i7 – обзор особенностей новых процессоровНововведения микроархитетуры сильно напоминают структуру уже используемых AMD процессоров, но дополненную вычислительной мощью ядер Core. Core i7, также как и процессоры AMD имеют встроенный контроллер памяти, что позволяет ядрам напрямую связываться с DDR модулями на системной плате, значительно ускоряя обмен данными между процессором и оперативной памятью. Встроенный контроллер памяти имеет максимальную пропускную способность 25,6 Гбайт/с. При этом, вместо традиционной двухканальной системы обмена использована трехканальная, с поддержкой модулей DDR3 1066 МГц.
Традиционная процессорная FSB шина параллельного типа Quad Pumped заменена последовательным интерфейсом, который уже давно используется в процессорах AMD. Core i7 общается с элементами чипсета через последовательную шину с фирменным названием QuickPath Interconnect (QPI). Микроархитектура Nehalem позволяет использовать несколько таких внешних интерфейсов для одного процессора. ИнтерфейсQuickPath позволяет объединять несколько процессоров, в случае использования их в компьютерной системе. QuickPath состоит из 20 двунаправленных каналов связи. Система обмена данными построена по т. н. принципу точка-точка, т. е. ядра, используя отдельные каналы, индивидуально подключаются к внешним устройствам. Для увеличения полосы пропускания может быть задействовано несколько каналов.
Такая шина может выполнять до 6,4 млн. передач в секунду, имея полосу пропускания 12,8 Гбайт/c в каждом направлении или 25,6 Гбайт/c в обоих направлениях. Старая шина Intel Quad Pumped Bus позволяла достичь только 12,8 Гбайт/c. Подобная QPI шина HyperTransport 3.0, используемая сейчас с процессорами AMD, имеет максимальную пропускную способность 24 Гбайт/c.
етырехъядерные процессоры Core i7 основаны на микроархитетуре под названием Nehalem, произведены по 45 нм технологическим нормам, на площади кристалла расположен 731 млн. транзисторов. Под эти чипы разработан новый сокет – Socket B (LGA 1366).
Одной из причин появления новой микроархитектуры следует признать некоторые проблемы, испытываемые в последнее время Intel, при разработке эффективных многоядерных процессоров. Дело в том, что прежняя успешная микроархитектура для процессоров Core разрабатывалась в свое время на основе принципов заложенных еще ранее в мобильные процессоры Pentium M и была оптимизирована только для двух ядерных систем. Новая микроархитектура должна стать важным шагом в процессе эволюции процессоров Intel.
В Nehalem использован целый ряд усовершенствований, и можно утверждать, что она имеет кардинальные отличия от прежних микроархитектур Intel. Основной принцип построения процессоров на основе Nehalem – модульность, которая позволит варьировать количество ядер и изменять оснащенность процессорной системы прочими блоками (в т. ч. графическими), в зависимости от предназначения и требуемой производительности.
Intel Core i7 – обзор особенностей новых процессоровНововведения микроархитетуры сильно напоминают структуру уже используемых AMD процессоров, но дополненную вычислительной мощью ядер Core. Core i7, также как и процессоры AMD имеют встроенный контроллер памяти, что позволяет ядрам напрямую связываться с DDR модулями на системной плате, значительно ускоряя обмен данными между процессором и оперативной памятью. Встроенный контроллер памяти имеет максимальную пропускную способность 25,6 Гбайт/с. При этом, вместо традиционной двухканальной системы обмена использована трехканальная, с поддержкой модулей DDR3 1066 МГц.
Традиционная процессорная FSB шина параллельного типа Quad Pumped заменена последовательным интерфейсом, который уже давно используется в процессорах AMD. Core i7 общается с элементами чипсета через последовательную шину с фирменным названием QuickPath Interconnect (QPI). Микроархитектура Nehalem позволяет использовать несколько таких внешних интерфейсов для одного процессора. ИнтерфейсQuickPath позволяет объединять несколько процессоров, в случае использования их в компьютерной системе. QuickPath состоит из 20 двунаправленных каналов связи. Система обмена данными построена по т. н. принципу точка-точка, т. е. ядра, используя отдельные каналы, индивидуально подключаются к внешним устройствам. Для увеличения полосы пропускания может быть задействовано несколько каналов.
Такая шина может выполнять до 6,4 млн. передач в секунду, имея полосу пропускания 12,8 Гбайт/c в каждом направлении или 25,6 Гбайт/c в обоих направлениях. Старая шина Intel Quad Pumped Bus позволяла достичь только 12,8 Гбайт/c. Подобная QPI шина HyperTransport 3.0, используемая сейчас с процессорами AMD, имеет максимальную пропускную способность 24 Гбайт/c.
Новые принципы организации процессора важные, но далеко не единственные нововведения микроархитектуры Nehalem. Среди наиболее важных инноваций отмечается поддержка технологии многопоточности SMT (англ. Simultaneous Multi—Threading). Эта технология позволяет каждому из четырех ядер одновременно выполнять две задачи. Таким образом, для операционной системы новые процессоры становятся, как бы восьми ядерными, и это ускоряет работу многопоточных приложений, за счет одновременного выполнения большего количества задач. SMT является по сути реанимацией технологии Intel Hyper-Threading, разработанной некогда для одно ядерных процессоров.
Процессоры Corei7 поддерживают новый набор инструкций SSE4.2, имеют более эффективную и быструю кэш-память. Суммируя все вышесказанное можно сказать, что к основным особенностям архитектуры Nehalem относятся:
наличие двух, четырех или восьми ядер;
усовершенствованные ядра обладают большей вычислительной мощностью;
SMT технология, увеличивает производительность каждого ядра;
использована трехуровневая кэш-память: 64KB L1 на ядро, 256KB L2 на ядро, до 24MB L3 (общий кэш);
интегрированный трехканальный контроллер памяти с поддержкой DDR3;
новая производительная внешняя шина процессора – QPI;
возможность встраивания графического ядра.
Процессоры Corei7 поддерживают новый набор инструкций SSE4.2, имеют более эффективную и быструю кэш-память. Суммируя все вышесказанное можно сказать, что к основным особенностям архитектуры Nehalem относятся:
наличие двух, четырех или восьми ядер;
усовершенствованные ядра обладают большей вычислительной мощностью;
SMT технология, увеличивает производительность каждого ядра;
использована трехуровневая кэш-память: 64KB L1 на ядро, 256KB L2 на ядро, до 24MB L3 (общий кэш);
интегрированный трехканальный контроллер памяти с поддержкой DDR3;
новая производительная внешняя шина процессора – QPI;
возможность встраивания графического ядра.
Процессорная микроархитектура Nehalem
Микроархитектура Nehalem, по сути, является продолжением микроархитектуры Intel Core, а потому они очень похожи, но вместе с тем между ними имеются и важные различия, в том числе различна длина конвейера: в микроархитектуре Nehalem она насчитывает 16 ступеней, а в микроархитектуре Intel Core — 14.
Ядро процессора на базе микроархитектуры Nehalem
Напомним, что в основе архитектуры любого процессора лежит несколько конструктивных элементов: кэш команд и данных, предпроцессор (Front End) и постпроцессор, который также называется блоком исполнения команд (Execution Engine).
Процесс обработки данных состоит из нескольких характерных этапов: сначала программные инструкции выбираются из кэша инструкций процессора — эта процедура называется выборкой; затем выбранные из кэша инструкции декодируются в понятные для данного процессора примитивы (машинные команды); далее декодированные команды поступают на исполнительные блоки процессора, выполняются, а результат записывается в оперативную память.
Процесс выборки инструкций из кэша, их декодирование и продвижение к исполнительным блокам осуществляются в предпроцессоре (Front End), а процесс выполнения декодированных команд — в постпроцессоре (Execution Engine).
Выборка и предварительное декодирование инструкций
При работе процессора на базе микроархитектуры Nehalem инструкции x86 выбираются из кэша инструкций L1 (Instruction Сache) размером 32 Кбайт. Команды загружают из кэша блоками фиксированной длины, из которых выделяются инструкции, направляемые на декодирование. Поскольку инструкции x86 имеют переменную длину, а блоки, которыми команды загружаются из кэша, — фиксированную длину, при декодировании команд нужно определить границы между отдельными командами.
Информация о размерах команд хранится в кэше инструкций L1 в специальных полях (по 3 бита информации на каждый байт инструкций). В принципе, эту информацию для определения границ команд можно было бы использовать в самом декодере непосредственно в процессе их декодирования. Однако это неизбежно отразилось бы на скорости декодирования, к тому же нельзя было бы декодировать одновременно несколько команд. Поэтому перед декодированием производится выделение команд из выбранного блока. Данная процедура называется предварительным декодированием (PreDecode) и позволяет поддерживать постоянный темп декодирования независимо от длины и структуры команд.
В процессорах с микроархитектурой Nehalem, так же как и в процессорах с микроархитектурой Intel Core, выборка команд производится 16-байтными блоками, то есть за каждый такт из кэша загружается 16-байтный блок команд.
Буфер ассоциативной трансляции
Говоря о процедуре выборки инструкций, нужно отметить, что в микроархитектуре Nehalem используется новая двухуровневая иерархия буфера ассоциативной трансляции (Translation Lookaside Buffer, TLB), выполняющего трансляцию виртуальных адресов страниц памяти в физические. То есть если в архитектуре Intel Core традиционно применялись два отдельных TLB-буфера для инструкции (ITLB) и данных (DTLB), которые можно рассматривать как буферы первого уровня, то в архитектуре Nehalem дополнительно введен унифицированный TLB-буфер для данных и команд, то есть буфер второго уровня. TLB-буфер второго уровня рассчитан на 512 записей, причем поддерживаются записи только для страниц памяти размером 4K (Small Page). ITLB-буфер рассчитан на 128 записей страниц памяти типа Small Page и семь записей (в расчете на один поток) для страниц типа Large Page (размером 2M/4M), а буфер DTLB — на 64 записи страниц памяти типа Small Page и 32 записи для страниц типа Large Page.
Loop Stream Detector
Одним из важнейших этапов в процедуре выборки программных инструкций является обнаружение программных циклов. В любом программном коде практически всегда присутствуют программные циклы. Дабы избежать повторов в выполнении одних и тех же операций (предсказания ветвлений, выборки), в процессорах с микроархитектурой Intel Core и Nehalem используется технология обнаружения циклов. Для этого предназначен блок обнаружения программных циклов — буфер Loop Stream Detector, принимающий непосредственное участие в процессе выборки инструкций. В процессорах с микроархитектурой Intel Core применяется буфер Loop Stream Detector на 18 инструкций, причем он располагается до декодера. То есть в архитектуре Intel Core могут отслеживаться и распознаваться только циклы, содержащие не более 18 инструкций. При обнаружении программного цикла инструкции в цикле пропускают фазы выборки (Fetch) и предсказания ветвлений в программе (Branch Prediction), а сами команды генерируются и поступают в декодер непосредственно из Loop Stream Detector. С одной стороны, это позволяет снизить энергопотребление ядра процессора, а с другой — обойти фазу выборки команд. В случае если в цикле насчитывается более 18 инструкций, инструкции каждый раз будут проходить все стандартные шаги.
В архитектуре Nehalem используется улучшенный блок обнаружения циклов, который претерпел некоторые изменения. Теперь он расположен не перед, а за декодером и рассчитан на 28 декодированных инструкций, то есть теперь он может обнаруживать циклы на 60% более длинные. Кроме того, поскольку Loop Stream Detector хранит декодированные инструкции (так как расположен после декодера), инструкции будут «пропускать» не только фазу предсказания ветвлений и выборки, как раньше, но и фазу декодирования. Таким образом, в микроархитектуре Nehalem инструкции в цикле будут проходить через конвейер быстрее и чаще.
Микроархитектура Nehalem, по сути, является продолжением микроархитектуры Intel Core, а потому они очень похожи, но вместе с тем между ними имеются и важные различия, в том числе различна длина конвейера: в микроархитектуре Nehalem она насчитывает 16 ступеней, а в микроархитектуре Intel Core — 14.
Ядро процессора на базе микроархитектуры Nehalem
Напомним, что в основе архитектуры любого процессора лежит несколько конструктивных элементов: кэш команд и данных, предпроцессор (Front End) и постпроцессор, который также называется блоком исполнения команд (Execution Engine).
Процесс обработки данных состоит из нескольких характерных этапов: сначала программные инструкции выбираются из кэша инструкций процессора — эта процедура называется выборкой; затем выбранные из кэша инструкции декодируются в понятные для данного процессора примитивы (машинные команды); далее декодированные команды поступают на исполнительные блоки процессора, выполняются, а результат записывается в оперативную память.
Процесс выборки инструкций из кэша, их декодирование и продвижение к исполнительным блокам осуществляются в предпроцессоре (Front End), а процесс выполнения декодированных команд — в постпроцессоре (Execution Engine).
Выборка и предварительное декодирование инструкций
При работе процессора на базе микроархитектуры Nehalem инструкции x86 выбираются из кэша инструкций L1 (Instruction Сache) размером 32 Кбайт. Команды загружают из кэша блоками фиксированной длины, из которых выделяются инструкции, направляемые на декодирование. Поскольку инструкции x86 имеют переменную длину, а блоки, которыми команды загружаются из кэша, — фиксированную длину, при декодировании команд нужно определить границы между отдельными командами.
Информация о размерах команд хранится в кэше инструкций L1 в специальных полях (по 3 бита информации на каждый байт инструкций). В принципе, эту информацию для определения границ команд можно было бы использовать в самом декодере непосредственно в процессе их декодирования. Однако это неизбежно отразилось бы на скорости декодирования, к тому же нельзя было бы декодировать одновременно несколько команд. Поэтому перед декодированием производится выделение команд из выбранного блока. Данная процедура называется предварительным декодированием (PreDecode) и позволяет поддерживать постоянный темп декодирования независимо от длины и структуры команд.
В процессорах с микроархитектурой Nehalem, так же как и в процессорах с микроархитектурой Intel Core, выборка команд производится 16-байтными блоками, то есть за каждый такт из кэша загружается 16-байтный блок команд.
Буфер ассоциативной трансляции
Говоря о процедуре выборки инструкций, нужно отметить, что в микроархитектуре Nehalem используется новая двухуровневая иерархия буфера ассоциативной трансляции (Translation Lookaside Buffer, TLB), выполняющего трансляцию виртуальных адресов страниц памяти в физические. То есть если в архитектуре Intel Core традиционно применялись два отдельных TLB-буфера для инструкции (ITLB) и данных (DTLB), которые можно рассматривать как буферы первого уровня, то в архитектуре Nehalem дополнительно введен унифицированный TLB-буфер для данных и команд, то есть буфер второго уровня. TLB-буфер второго уровня рассчитан на 512 записей, причем поддерживаются записи только для страниц памяти размером 4K (Small Page). ITLB-буфер рассчитан на 128 записей страниц памяти типа Small Page и семь записей (в расчете на один поток) для страниц типа Large Page (размером 2M/4M), а буфер DTLB — на 64 записи страниц памяти типа Small Page и 32 записи для страниц типа Large Page.
Loop Stream Detector
Одним из важнейших этапов в процедуре выборки программных инструкций является обнаружение программных циклов. В любом программном коде практически всегда присутствуют программные циклы. Дабы избежать повторов в выполнении одних и тех же операций (предсказания ветвлений, выборки), в процессорах с микроархитектурой Intel Core и Nehalem используется технология обнаружения циклов. Для этого предназначен блок обнаружения программных циклов — буфер Loop Stream Detector, принимающий непосредственное участие в процессе выборки инструкций. В процессорах с микроархитектурой Intel Core применяется буфер Loop Stream Detector на 18 инструкций, причем он располагается до декодера. То есть в архитектуре Intel Core могут отслеживаться и распознаваться только циклы, содержащие не более 18 инструкций. При обнаружении программного цикла инструкции в цикле пропускают фазы выборки (Fetch) и предсказания ветвлений в программе (Branch Prediction), а сами команды генерируются и поступают в декодер непосредственно из Loop Stream Detector. С одной стороны, это позволяет снизить энергопотребление ядра процессора, а с другой — обойти фазу выборки команд. В случае если в цикле насчитывается более 18 инструкций, инструкции каждый раз будут проходить все стандартные шаги.
В архитектуре Nehalem используется улучшенный блок обнаружения циклов, который претерпел некоторые изменения. Теперь он расположен не перед, а за декодером и рассчитан на 28 декодированных инструкций, то есть теперь он может обнаруживать циклы на 60% более длинные. Кроме того, поскольку Loop Stream Detector хранит декодированные инструкции (так как расположен после декодера), инструкции будут «пропускать» не только фазу предсказания ветвлений и выборки, как раньше, но и фазу декодирования. Таким образом, в микроархитектуре Nehalem инструкции в цикле будут проходить через конвейер быстрее и чаще.
Декодирование инструкций
После операции выборки команды организуются в очередь (Instruction Queue), а затем передаются в декодер. При декодировании (Decode) команды преобразуются в машинные микрооперации (micro-op).
Декодер ядра процессора с микроархитектурой Intel Core и Nehalem является четырехканальным и может декодировать в каждом такте до четырех инструкций x86. За каждый такт из кэша загружается 16-байтный блок команд, из которого в процессе предварительного декодирования выделяются отдельные команды. В принципе, длина одной команды может достигать 16 байт, однако ее средняя длина составляет 4 байта. Поэтому в среднем в каждом блоке загружается четыре команды, которые при использовании четырехканального декодера одновременно декодируются за один такт.
Четырехканальный декодер состоит из трех простых декодеров, которые декодируют простые инструкции в одну микрооперацию, и одного сложного, способного декодировать одну инструкцию в четыре микрооперации (декодер типа 4-1-1-1). Для еще более сложных инструкций, которые декодируются более чем в четыре микрооперации, сложный декодер соединен с блоком uCode Sequenser, который и служит для декодирования подобных инструкций.
Естественно, что декодирование четырех инструкций за такт возможно только в том случае, если в одном 16-байтном блоке содержится не менее четырех инструкций. Однако существуют команды и длиннее 4 байт, и при загрузке нескольких таких команд в одном блоке эффективность декодирования снижается.
Слияние макроинструкций
При декодировании инструкций в микроархитектуре Intel Core используется технология слияния макроопераций MacroFusion, смысл которой заключается в слиянии двух x86-макроинструкций в одну. В предыдущих версиях процессорной микроархитектуры каждая инструкция в формате x86 декодировалась независимо от остальных. В случае применения технологии MacroFusion некоторые пары инструкций (например, инструкция сравнения и условного перехода) при декодировании могут быть слиты в одну микроинструкцию (micro-op), которая в дальнейшем будет выполняться именно как одна. Для эффективного поддержания технологии MacroFusion в архитектуре Intel Core использовались расширенные блоки ALU (Arithmetical Logic Unit), которые способны поддержать выполнение слитых микроинструкций. Отметим также, что без применения технологии MacroFusion за каждый такт процессора декодировались только четыре инструкции (в четырехканальном декодере). При использовании технологии MacroFusion в каждом такте может считываться пять инструкций, которые преобразуются в четыре за счет слияния и подвергаются декодированию.
В микроархитектуре Nehalem на этапе декодирования также применяется технология MacroFusion. Однако по сравнению с микроархитектурой Intel Core расширен набор команд, для которых возможно слияние макроопераций. Кроме того, в микроархитектуре Intel Core слияние макроопераций не поддерживалось для 64-битного режима работы процессора, то есть технология MacroFusion могла быть реализована только в 32-битном режиме. В архитектуре Nehalem это узкое место устранено и операции слияния работают как в 32-, так и в 64-битном режиме процессора.
После операции выборки команды организуются в очередь (Instruction Queue), а затем передаются в декодер. При декодировании (Decode) команды преобразуются в машинные микрооперации (micro-op).
Декодер ядра процессора с микроархитектурой Intel Core и Nehalem является четырехканальным и может декодировать в каждом такте до четырех инструкций x86. За каждый такт из кэша загружается 16-байтный блок команд, из которого в процессе предварительного декодирования выделяются отдельные команды. В принципе, длина одной команды может достигать 16 байт, однако ее средняя длина составляет 4 байта. Поэтому в среднем в каждом блоке загружается четыре команды, которые при использовании четырехканального декодера одновременно декодируются за один такт.
Четырехканальный декодер состоит из трех простых декодеров, которые декодируют простые инструкции в одну микрооперацию, и одного сложного, способного декодировать одну инструкцию в четыре микрооперации (декодер типа 4-1-1-1). Для еще более сложных инструкций, которые декодируются более чем в четыре микрооперации, сложный декодер соединен с блоком uCode Sequenser, который и служит для декодирования подобных инструкций.
Естественно, что декодирование четырех инструкций за такт возможно только в том случае, если в одном 16-байтном блоке содержится не менее четырех инструкций. Однако существуют команды и длиннее 4 байт, и при загрузке нескольких таких команд в одном блоке эффективность декодирования снижается.
Слияние макроинструкций
При декодировании инструкций в микроархитектуре Intel Core используется технология слияния макроопераций MacroFusion, смысл которой заключается в слиянии двух x86-макроинструкций в одну. В предыдущих версиях процессорной микроархитектуры каждая инструкция в формате x86 декодировалась независимо от остальных. В случае применения технологии MacroFusion некоторые пары инструкций (например, инструкция сравнения и условного перехода) при декодировании могут быть слиты в одну микроинструкцию (micro-op), которая в дальнейшем будет выполняться именно как одна. Для эффективного поддержания технологии MacroFusion в архитектуре Intel Core использовались расширенные блоки ALU (Arithmetical Logic Unit), которые способны поддержать выполнение слитых микроинструкций. Отметим также, что без применения технологии MacroFusion за каждый такт процессора декодировались только четыре инструкции (в четырехканальном декодере). При использовании технологии MacroFusion в каждом такте может считываться пять инструкций, которые преобразуются в четыре за счет слияния и подвергаются декодированию.
В микроархитектуре Nehalem на этапе декодирования также применяется технология MacroFusion. Однако по сравнению с микроархитектурой Intel Core расширен набор команд, для которых возможно слияние макроопераций. Кроме того, в микроархитектуре Intel Core слияние макроопераций не поддерживалось для 64-битного режима работы процессора, то есть технология MacroFusion могла быть реализована только в 32-битном режиме. В архитектуре Nehalem это узкое место устранено и операции слияния работают как в 32-, так и в 64-битном режиме процессора.
Слияние микроопераций
Кроме того, на стадии декодирования и в микроархитектуре Intel Core, и в микроархитектуре Nehalem реализована технология слияния микроопераций micro-ops fusion. Данная технология заключается в том, что в ряде случаев две микрооперации сливаются в одну, содержащую два элементарных действия. В дальнейшем две такие слитые микрооперации обрабатываются как одна, что в результате позволяет снизить количество обрабатываемых микроопераций и тем самым увеличить общее количество исполняемых процессором инструкций за один такт.
Переименование и распределение дополнительных регистров
После процесса декодирования инструкций x86 начинается этап их исполнения. Первоначально происходит переименование и распределение дополнительных регистров процессора (Allocate & Rename), которые не определены архитектурой набора команд. Переименование регистров, позволяющее добиться исполнения команд вне очереди, заключается в следующем. В архитектуре x86 количество регистров общего назначения сравнительно невелико: доступно восемь регистров в 32-битном режиме и 16 — в 64-битном. Представим, что исполняемая команда дожидается загрузки значений операндов в регистр из памяти. Это долгая операция, и хорошо бы на это время позволить использовать данный регистр для другой команды, операнды которой находятся ближе (например, в кэше первого уровня). Для этого временно переименовывается «ждущий» регистр и отслеживается история переименования. А «готовому к работе» регистру присваивается стандартное имя, чтобы снабженную операндами команду исполнить прямо сейчас. Когда придут данные из памяти, обращаются к истории переименования и возвращают изначальному регистру его законное имя. Иными словами, техника переименования регистров позволяет снизить простои, а ведение истории переименования служит для нивелирования конфликтов.
Переупорядочение микроопераций
На следующем этапе (буфер переупорядочения — ReOrder Buffer, ROB) происходит переупорядочение микроопераций не по принципу очередности их поступления (Out-of-Order) с тем, чтобы впоследствии можно было реализовать их более эффективное выполнение на исполнительных блоках. В микроархитектуре Nehalem увеличен размер буфера переупорядочения (ReOrder Buffer, ROB), и если в микроархитектуре Intel Core он был рассчитан на 98 микроинструкций, то теперь в нем можно размещать 128 микроинструкций.
Отметим, что буфер переупорядочения (ReOrder Buffer) и блок отставки (Retirement Unit) совмещены в едином блоке процессора, но первоначально производится переупорядочение инструкций, а блок Retirement Unit включается в работу позже, когда надо выдать исполненные инструкции в заданном программой порядке.
Распределение микроопераций
Далее происходит распределение микроопераций по исполнительным блокам. В блоке процессора Reservation Station формирует очереди микроопераций, в результате чего микрооперации попадают на один из портов функциональных устройств (dispatch ports). Этот процесс называется диспетчеризацией (Dispatch), а сами порты выполняют функцию шлюза к функциональным устройствам.
Кроме того, на стадии декодирования и в микроархитектуре Intel Core, и в микроархитектуре Nehalem реализована технология слияния микроопераций micro-ops fusion. Данная технология заключается в том, что в ряде случаев две микрооперации сливаются в одну, содержащую два элементарных действия. В дальнейшем две такие слитые микрооперации обрабатываются как одна, что в результате позволяет снизить количество обрабатываемых микроопераций и тем самым увеличить общее количество исполняемых процессором инструкций за один такт.
Переименование и распределение дополнительных регистров
После процесса декодирования инструкций x86 начинается этап их исполнения. Первоначально происходит переименование и распределение дополнительных регистров процессора (Allocate & Rename), которые не определены архитектурой набора команд. Переименование регистров, позволяющее добиться исполнения команд вне очереди, заключается в следующем. В архитектуре x86 количество регистров общего назначения сравнительно невелико: доступно восемь регистров в 32-битном режиме и 16 — в 64-битном. Представим, что исполняемая команда дожидается загрузки значений операндов в регистр из памяти. Это долгая операция, и хорошо бы на это время позволить использовать данный регистр для другой команды, операнды которой находятся ближе (например, в кэше первого уровня). Для этого временно переименовывается «ждущий» регистр и отслеживается история переименования. А «готовому к работе» регистру присваивается стандартное имя, чтобы снабженную операндами команду исполнить прямо сейчас. Когда придут данные из памяти, обращаются к истории переименования и возвращают изначальному регистру его законное имя. Иными словами, техника переименования регистров позволяет снизить простои, а ведение истории переименования служит для нивелирования конфликтов.
Переупорядочение микроопераций
На следующем этапе (буфер переупорядочения — ReOrder Buffer, ROB) происходит переупорядочение микроопераций не по принципу очередности их поступления (Out-of-Order) с тем, чтобы впоследствии можно было реализовать их более эффективное выполнение на исполнительных блоках. В микроархитектуре Nehalem увеличен размер буфера переупорядочения (ReOrder Buffer, ROB), и если в микроархитектуре Intel Core он был рассчитан на 98 микроинструкций, то теперь в нем можно размещать 128 микроинструкций.
Отметим, что буфер переупорядочения (ReOrder Buffer) и блок отставки (Retirement Unit) совмещены в едином блоке процессора, но первоначально производится переупорядочение инструкций, а блок Retirement Unit включается в работу позже, когда надо выдать исполненные инструкции в заданном программой порядке.
Распределение микроопераций
Далее происходит распределение микроопераций по исполнительным блокам. В блоке процессора Reservation Station формирует очереди микроопераций, в результате чего микрооперации попадают на один из портов функциональных устройств (dispatch ports). Этот процесс называется диспетчеризацией (Dispatch), а сами порты выполняют функцию шлюза к функциональным устройствам.
Исполнение микроопераций
После того как микрооперации пройдут порты диспетчеризации, они направляются в соответствующие функциональные блоки для дальнейшего выполнения. Переработке подверглись и исполнительные блоки ядра процессора. Процессор на базе микроархитектуры Nehalem способен выполнять до шести операций за один такт. При этом возможно выполнение одновременно трех вычислительных операций и трех операций с памятью.
Набор расширений инструкций SSE4.2
Еще одно существенное нововведение — это новый набор расширений инструкций SSE4.2. Он включает поддержку всех 47 команд SSE4, а также семь новых программно-ориентированных ускорителей (Application Targeted Accelerator, ATA) обработки строк и текстовой информации.
Технология Hyper-Тhreading в микроархитектуре Nehalem
Как известно, технология Hyper-Тhreading используется для того, чтобы наиболее эффективно загрузить все имеющиеся исполнительные блоки процессора и тем самым избежать появления пустых циклов. Технология Hyper-Тhreading была анонсирована компанией Intel еще в 2002 году и, по сути, является технологией многопоточной обработки команд. Фактически она позволяет организовать два логических процессора в одном физическом.
Известно, что технология Hyper-Тhreading, которая будет реализована в микроархитектуре Nehalem, практически ничем не отличается от той, что использовалась в микроархитетуре Intel Burst, а потому мы лишь вкратце напомним основные принципы ее реализации.
Для реализации параллельной обработки инструкции в технологии Hyper-Threading все инструкции разделяются на два параллельных потока.
В конструктивном плане ядро процессора с поддержкой технологии Hyper-Threading состоит из двух логических процессоров, каждый из которых имеет свои регистры и контроллер прерываний (Architecture State, AS), а значит, две параллельно исполняемые задачи работают с собственными независимыми регистрами и прерываниями, но при этом применяют одни и те же ресурсы процессора для выполнения своих задач. После активации каждый из логических процессоров может самостоятельно и независимо от другого процессора выполнять свою задачу, обрабатывать прерывания либо блокироваться. Таким образом, от реальной двухпроцессорной конфигурации новая технология отличается только тем, что оба логических процессора используют одни и те же исполняющие ресурсы, одну и ту же разделяемую между двумя потоками кэш-память и одну и ту же системную шину. Применение двух логических процессоров позволяет усилить параллелизм на уровне потока, реализованный в современных операционных системах и высокоэффективных приложениях. Команды от обоих исполняемых параллельно потоков одновременно посылаются ядру процессора для обработки. Посредством технологии out-of-order (исполнение командных инструкций не в порядке их поступления) ядро процессора тоже способно параллельно обрабатывать оба потока за счет использования нескольких исполнительных модулей.
Идея технологии Hyper-Threading основана на том, что как бы хорошо ни был оптимизирован программный код, не все исполнительные модули процессора оказываются задействованными на протяжении каждого тактового цикла. Было бы вполне логично организовать работу процессора таким образом, чтобы в каждом тактовом цикле максимально использовать его возможности. Именно эту идею и реализует технология Hyper-Threading, подключая незадействованные ресурсы процессора к выполнению параллельной задачи.
После того как микрооперации пройдут порты диспетчеризации, они направляются в соответствующие функциональные блоки для дальнейшего выполнения. Переработке подверглись и исполнительные блоки ядра процессора. Процессор на базе микроархитектуры Nehalem способен выполнять до шести операций за один такт. При этом возможно выполнение одновременно трех вычислительных операций и трех операций с памятью.
Набор расширений инструкций SSE4.2
Еще одно существенное нововведение — это новый набор расширений инструкций SSE4.2. Он включает поддержку всех 47 команд SSE4, а также семь новых программно-ориентированных ускорителей (Application Targeted Accelerator, ATA) обработки строк и текстовой информации.
Технология Hyper-Тhreading в микроархитектуре Nehalem
Как известно, технология Hyper-Тhreading используется для того, чтобы наиболее эффективно загрузить все имеющиеся исполнительные блоки процессора и тем самым избежать появления пустых циклов. Технология Hyper-Тhreading была анонсирована компанией Intel еще в 2002 году и, по сути, является технологией многопоточной обработки команд. Фактически она позволяет организовать два логических процессора в одном физическом.
Известно, что технология Hyper-Тhreading, которая будет реализована в микроархитектуре Nehalem, практически ничем не отличается от той, что использовалась в микроархитетуре Intel Burst, а потому мы лишь вкратце напомним основные принципы ее реализации.
Для реализации параллельной обработки инструкции в технологии Hyper-Threading все инструкции разделяются на два параллельных потока.
В конструктивном плане ядро процессора с поддержкой технологии Hyper-Threading состоит из двух логических процессоров, каждый из которых имеет свои регистры и контроллер прерываний (Architecture State, AS), а значит, две параллельно исполняемые задачи работают с собственными независимыми регистрами и прерываниями, но при этом применяют одни и те же ресурсы процессора для выполнения своих задач. После активации каждый из логических процессоров может самостоятельно и независимо от другого процессора выполнять свою задачу, обрабатывать прерывания либо блокироваться. Таким образом, от реальной двухпроцессорной конфигурации новая технология отличается только тем, что оба логических процессора используют одни и те же исполняющие ресурсы, одну и ту же разделяемую между двумя потоками кэш-память и одну и ту же системную шину. Применение двух логических процессоров позволяет усилить параллелизм на уровне потока, реализованный в современных операционных системах и высокоэффективных приложениях. Команды от обоих исполняемых параллельно потоков одновременно посылаются ядру процессора для обработки. Посредством технологии out-of-order (исполнение командных инструкций не в порядке их поступления) ядро процессора тоже способно параллельно обрабатывать оба потока за счет использования нескольких исполнительных модулей.
Идея технологии Hyper-Threading основана на том, что как бы хорошо ни был оптимизирован программный код, не все исполнительные модули процессора оказываются задействованными на протяжении каждого тактового цикла. Было бы вполне логично организовать работу процессора таким образом, чтобы в каждом тактовом цикле максимально использовать его возможности. Именно эту идею и реализует технология Hyper-Threading, подключая незадействованные ресурсы процессора к выполнению параллельной задачи.
Хороший пак
Турбо-режим в процессорах Intel Core i7
Как уже отмечалось, одной из особенностей процессоров семейства Intel Core i7 является реализация в них нового режима Turbo Mode. Смысл его заключается в динамической подстройке тактовых частот ядер процессора. Для этого в процессорах семейства Intel Core i7 предусмотрен специальный функциональный блок PCU (Power Control Unit), который отслеживает уровень загрузки ядер процессора, температуру процессора, а также отвечает за энергопитание каждого ядра и регулирование его тактовой частоты. Этот блок PCU включает более миллиона транзисторов и имеет даже свой микроконтроллер с микрокодом.
Составной частью PCU является так называемый Power Gate (затвор), который применяется для перевода каждого ядра процессора по отдельности в режим энергопотребления C6 (фактически Power Gate отключает или подключает ядра процессора к линии питания VCC).
Казалось бы, если все так просто, то почему блок Power Gate не использовался в процессорах предыдущего поколения для перевода ядер в состояние низкого (фактически нулевого) энергопотребления? Действительно, идея отключения ядер процессоров сама по себе проста, но вот реализовать ее на практике нелегко. Дело в том, что для создания блока Power Gate требуются особые транзисторы со сверхнизкими токами утечки (транзисторы Ultra-low Leakage). Они должны иметь очень низкое сопротивление в открытом состоянии и очень высокое — в закрытом. Собственно, с технологической точки зрения проблема создания эффективного затвора Power Gate для отключения ядер процессора от линии питания как раз и заключалась в том, чтобы создать такие транзисторы со сверхнизкими токами утечки. И только в новом поколении процессоров Intel Core i7 эту проблему удалось решить.
Так вот, в том случае, если какие-то ядра процессора оказываются незагруженными, они попросту отключаются от линии VCC с использованием блока Power Gate (их энергопотребление при этом равно нулю). Соответственно тактовую частоту и напряжение питания оставшихся загруженных ядер можно динамически увеличить (за это отвечает PCU), но так, чтобы энергопотребление процессора не превышало его TDP. То есть фактически сэкономленное за счет отключения нескольких ядер энергопотребление применяется для такого разгона оставшихся ядер, чтобы увеличение энергопотребления в результате разгона не превышало сэкономленного энергопотребления.
Более того, режим Turbo Mode в процессорах Intel Core i7 реализуется и в том случае, когда изначально загружаются все ядра процессора, но при этом его энергопотребление не превышает значение TDP. При этом частота каждого ядра может динамически увеличиваться, но так, чтобы энергопотребление процессора не превышало заданного в BIOS значения.
Значение энергопотребления процессора будет задаваться в BIOS (типичное значение для четырехъядерного процессора составляет 130 Вт). Кроме того, в BIOS можно будет также задать и степень разгона в отдельности каждого ядра, то есть максимальный коэффициент умножения. Увеличение частоты в режиме Turbo Mode будет производиться скачкообразно, порциями по 133 МГц (частота системной шины в процессорах Intel Core i7 составляет 133 МГц). Те пользователи, кому режим Turbo Mode придется не по вкусу, смогут запретить его использование в настройках BIOS.
Как уже отмечалось, одной из особенностей процессоров семейства Intel Core i7 является реализация в них нового режима Turbo Mode. Смысл его заключается в динамической подстройке тактовых частот ядер процессора. Для этого в процессорах семейства Intel Core i7 предусмотрен специальный функциональный блок PCU (Power Control Unit), который отслеживает уровень загрузки ядер процессора, температуру процессора, а также отвечает за энергопитание каждого ядра и регулирование его тактовой частоты. Этот блок PCU включает более миллиона транзисторов и имеет даже свой микроконтроллер с микрокодом.
Составной частью PCU является так называемый Power Gate (затвор), который применяется для перевода каждого ядра процессора по отдельности в режим энергопотребления C6 (фактически Power Gate отключает или подключает ядра процессора к линии питания VCC).
Казалось бы, если все так просто, то почему блок Power Gate не использовался в процессорах предыдущего поколения для перевода ядер в состояние низкого (фактически нулевого) энергопотребления? Действительно, идея отключения ядер процессоров сама по себе проста, но вот реализовать ее на практике нелегко. Дело в том, что для создания блока Power Gate требуются особые транзисторы со сверхнизкими токами утечки (транзисторы Ultra-low Leakage). Они должны иметь очень низкое сопротивление в открытом состоянии и очень высокое — в закрытом. Собственно, с технологической точки зрения проблема создания эффективного затвора Power Gate для отключения ядер процессора от линии питания как раз и заключалась в том, чтобы создать такие транзисторы со сверхнизкими токами утечки. И только в новом поколении процессоров Intel Core i7 эту проблему удалось решить.
Так вот, в том случае, если какие-то ядра процессора оказываются незагруженными, они попросту отключаются от линии VCC с использованием блока Power Gate (их энергопотребление при этом равно нулю). Соответственно тактовую частоту и напряжение питания оставшихся загруженных ядер можно динамически увеличить (за это отвечает PCU), но так, чтобы энергопотребление процессора не превышало его TDP. То есть фактически сэкономленное за счет отключения нескольких ядер энергопотребление применяется для такого разгона оставшихся ядер, чтобы увеличение энергопотребления в результате разгона не превышало сэкономленного энергопотребления.
Более того, режим Turbo Mode в процессорах Intel Core i7 реализуется и в том случае, когда изначально загружаются все ядра процессора, но при этом его энергопотребление не превышает значение TDP. При этом частота каждого ядра может динамически увеличиваться, но так, чтобы энергопотребление процессора не превышало заданного в BIOS значения.
Значение энергопотребления процессора будет задаваться в BIOS (типичное значение для четырехъядерного процессора составляет 130 Вт). Кроме того, в BIOS можно будет также задать и степень разгона в отдельности каждого ядра, то есть максимальный коэффициент умножения. Увеличение частоты в режиме Turbo Mode будет производиться скачкообразно, порциями по 133 МГц (частота системной шины в процессорах Intel Core i7 составляет 133 МГц). Те пользователи, кому режим Turbo Mode придется не по вкусу, смогут запретить его использование в настройках BIOS.
бамп
бамп
Вот в принципе вычислений и дело, губотряс. Эта байда не является полноценным квантовым компьютероом. Так как не способна выполнять все операции, который должен выполнять квантовый компьютер. А те настоящие прототипы квантовых компьютеров еще слишком маломощные и требуют слишком много плясок с бубном только для запуска.
СР тред, крутота! Помню как собирал триггер на И и ИЛИ и НЕ элементах. Времена!
молодец, сказал то, что было сказано ещё полсуток назад в соседнем ответвлении диалога
долбоёб не читатель, долбоёб писатель
Грязь какаято. У чувака с паяльником, проволокой и куском кремния, и то больше шансов.
Просто вопиющая техническая безграмотность на пике, во первых там где "диод" вообще не диод и вообще старье или военка, во вторых там где "дроссель" у на пике либо дроссели групповой стабилизации, либо вообще трансформаторы, в третьих там где "конденсатор" схематически изображен электролитический конденсатор, а на пике под ним пленка, у которой нет полярности.
Составитель этой хуйни - технически безграмотный неуч.
бамп
бамп
Ананасы, почему 350gb до сих пор в открытом доступе?
Ваши объяснения
Ваши объяснения
Дай
в гугле напиши 350 gb
бамп
Почепу оно весит 2мб
ну а ты подумай, почему то, что называется 350gb может весить 2mb
я скачал а там однакласники в контакте амиго итд
где скачать????
еще процесор гудит
Зачем кому-то эта параша? Разве не удобнее потрать 10 минут, пройтись по форумам и скачать то, что понравилось. А не джва часа огромный архив загружать.
>потрать 10 минут, пройтись по форумам и скачать то, что понравилось
А вот и уважаемый господин пришел
кул стори
и через что качаешь, через тор 10 кбс?
Нет, зачем? Обычно льют контент на открытые файлообменники, например dl.free.fr. Медленнее торрента, но зато не архив на тыщу гигов с Бабко.
бамп
бамп
>+300 постов
>нет кота
>нет кота
бамп
бамп
>недоступен программистам
но я же могу написать нечто mov EAX, 0?
Двоичная система счисления (для тех, кто не в курсе) — это такая система счисления, в которой нет цифр больше единицы. Такое определение многих сбивает с толку, пока они не вспомнят, что в десятичной системе счисления нет цифр больше девятки.
Двоичная система используется в компьютерах потому, что числа в ней легко кодировать напряжением: есть напряжение — значит, единица; нет напряжения — значит, ноль. Кроме того, «ноль» и «один» легко можно понимать как «ложно» и «истинно». Более того, большая часть устройств, работающих в двоичной системе счисления, обычно относится к числам как к массиву «истинностей» и «ложностей», то есть оперирует с числами как с логическими величинами.